在電源設計中，很多工程師都會遇到一個非常折磨人的問題，LDO穩態輸出完全正常，但是負載一變化，輸出電壓瞬間下跌，甚至導致后級芯片復位。例如測試LDO輸入5V，輸出3.3V，負載100mA，輸出紋波幾乎沒有，看起來一切正常。但是連接到實際產品，MCU突然啟動WiFi，DDR瞬間工作，通信模塊發射，負載電流從100mA突然跳到500mA，示波器一看3.3V瞬間掉到2.8V，系統異常。很多工程師第一反應是不是LDO選小了？是不是輸出電容不夠？是不是芯片壞了？其實，這背后涉及LDO一個非常重要但容易被忽略的指標：負載瞬態響應Load Transient Response。今天就聊聊為什么LDO會出現瞬態壓降，以及設計中應該如何改善。先理解一個基本問題LDO不是理想電源，它內部包含誤差放大器，功率管，反饋網絡，輸出電容。它的工作過程類似檢測輸出電壓->發現偏低->調整功率管->增加輸出電流。但是這個過程需要時間，如果負載突然增加，例如原來是100mA，突然變成600mA，增加了500mA，瞬間需要更多電流，但是LDO內部控制環路還沒有反應過來。于是新增電流只能由輸出電容提供，這就是瞬態跌落產生的原因。對咱們搞硬件的來說那其中最容易調整的就是輸出電容了。很多工程師認為輸出電容只是用來濾波，其實在LDO里面，輸出電容還有一個重要作用瞬態電流儲備。來看一個簡單計算，假設LDO輸出3.3V，負載突然增加500mA，LDO響應時間50μs，那么這50μs內需要由電容提供電流。代入計算可得Q是25μC，那電容就需要釋放25μC的電荷：電容釋放電荷，電容兩端的電壓就會下降，那咱們假設允許電壓下降100mV，就能計算得到電容容值是250μF，也就是說如果希望在50μs內，500mA負載變化只造成100mV跌落，理論上需要約250μF電容。
這也是為什么很多高速數字系統里的LDO輸出端會放幾十μF甚至幾百μF電容。負載突然增加時第一瞬間電流經過輸出電容ESR，產生：例如負載變化500mA，輸出電容ESR100mΩ，瞬間壓降計算可得是50mV，如果ESR是500mΩ，壓降250mV。所以低ESR電容對于改善瞬態非常重要。但是也不能無限降低，必須滿足LDO穩定要求。總結一下提高LDO瞬態響應的幾個方法就是增加輸出電容，比如10μF MLCC + 100μF電解。選擇更快控制環路的LDO，不同LDO瞬態性能差異非常大，可以對比一下參數。優化PCB布局，很多瞬態問題，不是芯片問題，而是走線問題，輸出電容距離LDO太遠，增加寄生電感。當負載變化速度很快即使很小的電感，也會產生明顯壓降。所以LDO輸出電容必須靠近OUT引腳。
