目錄預(yù)覽
1?ICACHE 和 DCACHE 概述
2?ICACHE 和 DCACHE 主要特性
3 ICACHE 和 DCACHE 的性能與功耗
4 結(jié)論
1.ICACHE 和 DCACHE 概述
本節(jié)概述了嵌入在基于 STM32 Arm? Cortex?內(nèi)核的微控制器中的 ICACHE 和 DCACHE 接口。詳細(xì)介紹了 ICACHE 和 DCACHE 框圖架構(gòu)以及在系統(tǒng)架構(gòu)中的集成。
1.1 STM32L5 系列智能架構(gòu)
此架構(gòu)基于總線矩陣，允許多個主設(shè)備（Cortex-M33、DMA1/2 和 SDMMC1）訪問多個從設(shè)備（如Flash 存儲器、SRAM1/2、OCTOSPI1 或 FSMC）。?
下圖描述了 STM32L5 系列智能架構(gòu)。
由于將 8-Kb 的 ICACHE 接口引入其 C-AHB 總線，通過快速總線從內(nèi)部存儲器（Flash 存儲器、SRAM1 或SRAM2）或通過慢速總線從外部存儲器（OCTOSPI1 或 FSMC）提取代碼或數(shù)據(jù)時，Cortex-M33 的性能有所提升。
1.2 STM32U5 系列智能架構(gòu)
此架構(gòu)基于總線矩陣，允許多個主設(shè)備（Cortex-M33、GPDMA1、DMA2D 和SDMMC1/2）訪問多個從設(shè)備（如 Flash 存儲器、SRAM1/2/3/4、BKPSRAM、OCTOSPI1/2 或 FSMC）。
下圖描述了 STM32U5 系列智能架構(gòu)。
其 C-AHB 總線引入了 8-Kb 的 ICACHE 接口，通過快速總線從內(nèi)部存儲器（Flash 存儲器、SRAM1、SRAM2 或SRAM3）或通過慢速總線從外部存儲器（OCTOSPI1、OCTOSPI2 或 FSMC）提取代碼或數(shù)據(jù)時，Cortex-M33 的性能有所提升。其 S-AHB 總線引入了 4-Kb 的 DCACHE 接口，提高了外部存儲器（OCTOSPI1、OCTOSPI2 或 FSMC）的數(shù)據(jù)流量。
1.2 ICACHE 框圖
ICACHE 框圖如下圖所示：
ICACHE 存儲器包括：?
? 具有以下元素的 TAG 存儲器：?
– 指示將哪些數(shù)據(jù)包含在緩存數(shù)據(jù)存儲器中的地址標(biāo)簽?
– 有效位?
? 數(shù)據(jù)存儲器，包含緩存的數(shù)據(jù)
1.4?DCACHE 框圖
DCACHE 框圖如下圖所示。
DCACHE 存儲器包括：?
? 具有以下元素的 TAG 存儲器：?
– 指示將哪些數(shù)據(jù)包含在緩存數(shù)據(jù)存儲器中的地址標(biāo)簽?
– 有效位 特權(quán)位?
– dirty 位?
? 數(shù)據(jù)存儲器，包含緩存的數(shù)據(jù)
長按掃碼關(guān)注公眾號?
更多資訊，盡在STM32
▽點擊“閱讀原文”，可下載原文檔
