在上一篇介紹奈奎斯特-香農定理的文章中,我們看到當以每個周期不提供至少兩個樣本的頻率對波形進行采樣時,正弦波的頻率特性將無法挽回地丟失。換句話說,如果我們以低于奈奎斯特速率的頻率進行采樣,我們就無法完美地重建正弦曲線。
然而,大多數信號不是單頻正弦波。例如,調制的 RF 信號具有與載波和基帶波形相關聯的頻率,代表人類語音的音頻信號將覆蓋一定范圍的頻率。?
我們使用傅立葉變換來可視化信號的頻率內容。時域圖是傳達單頻信號背景下采樣率不足的影響的好方法,但對于其他類型的信號,我寧愿使用頻域。
假設我們想要數字化一個音頻信號,該信號包括指定范圍內的許多不同頻率的混合。范圍的高端定義為 f?MAX,我們假設范圍向下延伸至 DC,即使我們聽不到那么低的頻率。這種信號的傅里葉變換可能看起來像這樣:
?
在數學領域,理想采樣等效于將原始時域波形乘以一系列 delta 函數,間隔等于 1/f?SAMPLE,我們稱之為 T?SAMPLE。(對于本文的其余部分,我們將使用 f?S表示 f?SAMPLE并使用 T?S表示 T?SAMPLE。)這種乘法導致采樣信號在 delta 函數之間為零,并在每個點保留原始信號的值在與 delta 函數重合的時間。

這種時域采樣過程如何影響信號的頻域表示?讓我們來看看。
首先要記住的是,時域中的乘法變成了頻域中的卷積。因此,我們可以通過將原始信號的傅里葉變換與delta函數的傅里葉變換進行卷積來求出采樣信號的傅里葉變換。
事實證明,delta-function train 的 Fourier 變換是 delta-function train。不同之處在于 delta 函數由對應于采樣頻率而不是采樣周期的水平距離分隔。

當我們將 delta 函數的頻譜與原始信號的頻譜進行卷積時,我們創建了根據 delta 函數的位置移動的原始頻譜的副本。因此,采樣信號的頻譜由多個相同的“子頻譜”組成,這些“子頻譜”以±f?S、±2f?S、±3f?S等為中心。

我們現在擁有通過頻域分析確認奈奎斯特-香農定理所需的信息。正如我在上一篇文章中表達的那樣,這個定理如下:
如果系統以超過信號最高頻率至少兩倍的速率對模擬信號進行均勻采樣,則可以從采樣產生的離散值中完美地恢復原始模擬信號。?
由于傅立葉變換的負頻率部分,原始信號的完整數學帶寬為 2f?MAX。因此,為了確保子光譜不重疊,我們必須將它們至少移動 2f?MAX。換句話說,采樣頻率必須比信號的最大頻率至少高兩倍。
如果滿足這個條件,就可以完美地重建原始信號。為什么?因為原始光譜沒有改變,我們可以通過低通濾波去除其他子光譜。(下一篇文章將更詳細地探討這一點。)如果不滿足條件,則子頻譜重疊,原始頻譜被改變,再多的低通濾波也無法恢復原始信號。
當我們使用低于奈奎斯特速率的采樣頻率時,子譜重疊是信息被破壞的原因。子譜的重疊部分通過加法合并;如果我們嘗試使用低通濾波器分離出原始頻譜,重疊頻帶中的頻率成分將不同,因此相應的時域信號將不同。
這個的正式名稱是aliasing。

名詞“別名”的定義之一是“虛假或假定的身份”。我們使用術語“混疊”是因為這種采樣現象會導致一個頻率分量移動到頻譜中的一個新位置,從而將其自身“偽裝”為不同的頻率。
我們在上一篇文章中看到了這一點,其中以 1.1f信號采樣導致離散時間波形的頻率似乎遠低于原始模擬波形的頻率。
至此,我認為我們已經涵蓋了抽樣理論的基礎方面。在下一篇文章中,我們將開始在理論和實踐之間建立一些聯系。
5月30-31號、6月08-09號,兩期從基礎到高級的ADC講座,將涵蓋高速ADC設計的原理、傳統架構和最先進的設計。第一部分首先回顧了ADC的基本知識,包括采樣、開關電容和量化理論。接下來,介紹了經典ADC架構的基礎和設計實例,如閃存、SAR和流水線ADC。然后,本教程將對混合型ADC架構進行總體概述,這就結束了第一部分。在第二部分,首先描述了ADC的度量。然后,介紹混合或非混合架構的各種先進設計。該教程最后將以數字輔助解決技術結束。
>>>點擊圖片了解課程詳情!


今天小編帶來了:ISSCC2023套餐,里面有文章、Short Course、PPT、Tutorial等,同學可以拿回去自己學習研究。


1、深入理解SerDes(Serializer-Deserializer)之一
2、深入理解SerDes(Serializer-Deserializer)之二
3、科普:深入理解SerDes(Serializer-Deserializer)之三
4、資深工程師的ESD設計經驗分享
5、干貨分享,ESD防護方法及設計要點!
6、科普來了,一篇看懂ESD(靜電保護)原理和設計!
7、鎖相環(PLL)基本原理?及常見構建模塊
8、當鎖相環無法鎖定時,該怎么處理的呢?
9、高性能FPGA中的高速SERDES接口
10、什么是毫米波技術?它與其他低頻技術相比有何特點?
11、如何根據數據表規格算出鎖相環(PLL)中的相位噪聲
12、了解模數轉換器(ADC):解密分辨率和采樣率
13、究竟什么是鎖相環(PLL)
14、如何模擬一個鎖相環
15、了解鎖相環(PLL)瞬態響應
16、如何優化鎖相環(PLL)的瞬態響應
17、如何設計和仿真一個優化的鎖相環
18、鎖相環(PLL)?倍頻:瞬態響應和頻率合成
19、了解SAR?ADC
20、了解?Delta-Sigma?ADC
21、什么是數字 IC 設計?
22、什么是模擬 IC 設計?
23、什么是射頻集成電路設計?
24、學習射頻設計:選擇合適的射頻收發器 IC
25、連續時間 Sigma-Delta ADC:“無混疊”ADC
26、了解電壓基準?IC?的噪聲性能
27、數字還是模擬?I和Q的合并和分離應該怎么做?
28、良好通信鏈路性能的要求:IQ 調制和解調
29、如何為系統仿真建模數據轉換器?
30、干貨!CMOS射頻集成電路設計經典講義(Prof. Thomas Lee)
31、使用有效位數?(ENOB)?對?ADC?進行建模
32、以太網供電?(PoE)?的保護建議
33、保護高速接口的設計技巧
34、保護低速接口和電源電路設計技巧
35、使用互調多項式和有效位數對?ADC?進行建模
36、向?ADC?模型和?DAC?建模添加低通濾波器
37、揭秘芯片的內部設計原理和結構
38、Delta-Sigma?ADCs中的噪聲簡介(一)
39、Delta-Sigma?ADCs中的噪聲簡介(二)
40、Delta-Sigma?ADCs?中的噪聲簡介(三)
41、了解Delta-Sigma?ADCs?中的有效噪聲帶寬(一)
42、了解Delta-Sigma?ADCs?中的有效噪聲帶寬(二)
43、放大器噪聲對?Delta-Sigma?ADCs?的影響(一)
44、放大器噪聲對?Delta-Sigma?ADCs?的影響(二)
45、參考電壓噪聲如何影響?Delta?Sigma?ADCs
46、如何在高分辨率Delta-Sigma?ADCs電路中降低參考噪聲
47、時鐘信號如何影響精密ADC
48、了解電源噪聲如何影響?Delta-Sigma?ADCs
49、運算放大器簡介和特性
50、使用?Delta-Sigma?ADCs?降低電源噪聲的影響
51、如何設計帶有運算放大器的精密電流泵
52、鎖定放大器的基本原理
53、了解鎖定放大器的類型和相關的噪聲源
54、用于降低差分?ADC?驅動器諧波失真的?PCB?布局技術
55、干貨!《實用的RFIC技術》課程講義
56、如何在您的下一個?PCB?設計中消除反射噪聲
57、硅谷“八叛徒”與仙童半導體(Fairchild)的故事!???
58、幫助你了解 SerDes!????????????????????????????????????
1、免費公開課:ISCAS 2015 :The Future of Radios_ Behzad Razavi
2、免費公開課:從 5 微米到 5 納米的模擬 CMOS(Willy Sansen)
3、免費公開課:變革性射頻毫米波電路(Harish Krishnaswamy)
4、免費公開課:ESSCIRC2019-講座-Low-Power SAR ADCs
5、免費公開課:ESSCIRC2019-講座-超低功耗接收器(Ultra-Low-Power Receivers)
6、免費公開課:CICC2019-基于 ADC 的有線收發器(Yohan Frans Xilinx)
7、免費公開課:ESSCIRC 2019-有線與數據轉換器應用中的抖動
8、免費公開課:ISSCC2021 -鎖相環簡介-Behzad Razavi
9、免費公開課:ISSCC2020-DC-DC 轉換器的模擬構建塊
10、免費公開課:ISSCC2020-小數N分頻數字鎖相環設計
11、免費公開課:ISSCC2020-無線收發器電路和架構的基礎知識(從?2G?到?5G)
12、免費公開課:ISSCC2020-從原理到應用的集成變壓器基礎
13、免費公開課:ISSCC2021-射頻和毫米波功率放大器設計的基礎
14、免費公開課:ISSCC 2022-高速/高性能數據轉換器系列1(Prof. Boris Murmann)
15、免費公開課:ISSCC 2022-高速/高性能數據轉換器系列2(Dr. Gabriele Manganaro)
16、免費公開課:ISSCC 2022-高速/高性能數據轉換器系列3(Prof. Pieter Harpe)
17、免費公開課:ISSCC 2022-高速/高性能數據轉換器系列4(Prof. Nan Sun)
點擊下方“公眾號”,關注更多精彩
半導體人才招聘服務平臺