答題|PCIe系統(tǒng)阻抗控制85還是100的驗證

大家的回答都很積極，也有一定的道理。

綜合大家的回答，大部分的意見都是傾向高速差分直接簡單粗暴按照100ohm的標準來控制，還有一部分的意見是參考協(xié)議或者芯片手冊要求來，下面說下我們的意見或者建議。

在我們長期的實踐來看，目前主要的做法是優(yōu)先參考芯片手冊或者協(xié)議的要求來控制阻抗，但很多時候涉及到比較復雜的系統(tǒng)，如首尾芯片要求的阻抗不一致，中間經過多個連接器等，這樣就需要綜合以系統(tǒng)的角度來考慮阻抗設計了，以反射最小的方式為原則，所以就需要綜合整個布線通道，包括芯片要求，過孔，線路及連接器，cable等，盡量權衡一下他們之間的匹配性，如果芯片要求85，連接器又是100，這個時候就可以考慮折中一下，可以按照92ohm來進行阻抗設計，同時對于過孔來說92ohm相對100ohm又比較好實現(xiàn)，尤其是BGA及連接器區(qū)域的孔，阻抗太大很多過孔實現(xiàn)起來就很困難，此時又增加了阻抗不連續(xù)的地方。所以綜合來看，對于多個系統(tǒng)的互聯(lián)，我們現(xiàn)在也比較傾向阻抗稍微往低做一點，比如按照92或者95ohm來設計。

當然如果是芯片及所有的中間通路包括連接器都是100ohm，那還是可以按照100ohm來進行設計的，尤其是有些實測連接器的阻抗高于100ohm時，所以很多設計并不是完全不變或者100%肯定的，尤其在SI領域，永遠流傳著這句話：“It depends!”有條件的話還是仿真看看。

謝謝大家的持續(xù)關注，這是個開放式的回答，也是送分題。

看配合哪家芯片，配合intel芯片的，無腦全鏈路85就行了。?

從系統(tǒng)的角度來看，本質上要保證整個鏈路的阻抗連續(xù)性。子卡、背板、連接器的阻抗要統(tǒng)籌考慮，統(tǒng)一起來，盡量縮小阻抗偏差。最好往標準上靠，也便于系統(tǒng)的兼容性和可擴展。連接點處的阻抗匹配做好，該仿真仿真。

阻抗小，驅動能力會大一些。我覺得100挺好，大家都用一百，不要搞的太復雜不好么。如果想增加驅動，那就整預加重或者均衡就好了嘛?

在系統(tǒng)設計中，高速差分走線的阻抗選擇通常取決于多個因素，包括信號完整性、傳輸線損耗、阻抗匹配等，較低的阻抗可能有助于減少信號反射和失真，提高信號完整性。

然而較低的阻抗可能需要更嚴格的制造要求和更高成本的材料。此外，系統(tǒng)中的其他組件和連接器也可能對阻抗選擇有限制。如果系統(tǒng)中其他部分的阻抗已經確定為 ? 100ohm，那么與之匹配可能是更合適的選擇，以避免不必要的阻抗不連續(xù)和信號損耗?

@ 太陽

1,直接100ohm好,如果做不到,保證阻抗變化浮動最小。從pcb設計的角度來講，走線最好都用1002.PCB是中間傳輸通道，與RX和TX的阻抗保持一致?

我覺得還是直接100ohm好，大部分高速連接器的差分阻抗都是100歐，這樣便于阻抗一致性的設計和控制。當然協(xié)議有嚴格規(guī)定的除外，基本原則是阻抗不能突變。?

@ 涌

理論上來講，三塊板的走線和四個連接器阻抗最好一致，當做不到一致時，保證阻抗變化浮動最小。從pcb設計的角度來講，走線最好都用100，信號線單一，好處理，不容易出錯。（啥90的usb，120的can,485都換成100才好）?

@ Ben

85一般都是主板，90-100小卡使用的多。小卡要是有芯片就按芯片的要求來。?

@ 廖進濤

常規(guī)的差分線直接按100Ω控制，方便不同環(huán)節(jié)進行阻抗匹配，有特別要求的如PCIeGen3以上，按85控制，也能降低點損耗?

@ 風

一般的差分信號還是都按100歐姆來控制的，除非芯片有特殊的阻抗匹配要求??

@ 輕描淡寫

CEM規(guī)范里給了阻抗的規(guī)范吧，3.0后面的基本都是差分85Ω了，不然自己做子卡或主板，怎么去匹配其他廠家的主板和子卡呢？不過有的廠家就是不按標準做也沒辦法啊??

@ 城南舊事軒

從系統(tǒng)的角度來看，高速差分走線首先需要按照芯片的要求來，如果芯片沒有要求，就按Spec來，總體上盡量保持整個鏈路上阻抗基本保持一致，不會發(fā)現(xiàn)阻抗突變?yōu)樵瓌t吧。

@ Alan

沒有那么細分，直接上100，除非芯片有特殊說明要求?

@ Jamie

看實際應用決定，如果過接插件和同一個板上情況不一樣的，理想情況就是三者相近，最好就是三者參數要來，仿真一下。做成相近的?

@ 哄哄

阻抗突變會帶來信號損失，盡量保證鏈路上阻抗變化小就行了。芯片有要求的就按照芯片要求，沒要求的就按照協(xié)議，什么都沒有的就差分100單端50?

@ 畢簡子

整個鏈路阻抗全部一致才是最好，PCB是中間傳輸通道，與RX和TX的阻抗保持一致?

@ Jaye

高速差分走線把阻抗盡快控制到一個標準好，上下不超過6ohm(根據速率高低加嚴和放寬)，這樣的反射相對來說對更小，回損更高，插損沒有諧振。

@ 莫克

在公眾號首頁輸入關鍵詞：2024積分

來看看你有多少積分了~

掃碼關注