碳化硅功率模塊封裝技術(shù)進(jìn)展

高可靠新能源行業(yè)頂尖自媒體

功率半導(dǎo)體器件是電力電子技術(shù)的重要基礎(chǔ)。1958 年，美國(guó)通用電器公司（GE）研制出了世界上第一個(gè)晶閘管，標(biāo)志著電力電子技術(shù)的誕生，此后隨著理論研究和工藝水平的不斷提升，晶閘管不斷得以改進(jìn)，體積更小、重量更輕、功耗更低、功率更大的不同類型晶閘管出現(xiàn)在市場(chǎng)上。1970 年代，金屬氧化物場(chǎng)效應(yīng)晶體管（MOSFET）開始用于電力電子，MOSFET 作為壓控單極器件，驅(qū)動(dòng)功率小，無(wú)少子存儲(chǔ)效應(yīng)，頻率性能優(yōu)于雙極器件，但由于存在耐壓低、通態(tài)壓降大等缺點(diǎn)，不適用于大功率應(yīng)用。1980 年代誕生的絕緣柵雙極型晶體管（IGBT），同時(shí)具備了 MOSFET 和雙極晶體管（BJT）的優(yōu)點(diǎn)，采用場(chǎng)效應(yīng)控制溝道的產(chǎn)生，為BJT 基極提供電流，既降低了通態(tài)壓降、提高了耐壓能力，又很好地利用了 MOSFET 驅(qū)動(dòng)功率小、開關(guān)速度快的優(yōu)點(diǎn)，成為目前應(yīng)用最為廣泛的功率半導(dǎo)體器件之一。

近年來(lái)，半導(dǎo)體技術(shù)的發(fā)展使得硅基半導(dǎo)體材料在應(yīng)用方面已接近材料極限，硅基功率半導(dǎo)體器件已逐漸不能滿足市場(chǎng)的需求，以碳化硅（SiC）、氮化鎵（GaN）和金剛石為代表的寬禁帶（WBG）半導(dǎo)體材料具有良好的材料性能，如表 1 [1]所示在高的耐壓能力和工作溫度、低的導(dǎo)通損耗、高的工作頻率等方面都優(yōu)于硅基半導(dǎo)體材料，在相同功率等級(jí)下，模塊體積、數(shù)量以及相應(yīng)的濾波元件等都可以大大減少，有望在不久的將來(lái)成為硅基功率半導(dǎo)體器件的替代者，以 SiC 為例，根據(jù)法國(guó) Yole 公司的預(yù)測(cè)，其市場(chǎng)份額在 2022 年有望達(dá)到 12 億美金[2]。

盡管寬禁帶半導(dǎo)體材料較 Si 材料在材料性能上有很大的優(yōu)勢(shì)，但是芯片必需封裝之后才能使用，目前傳統(tǒng)的功率器件封裝技術(shù)都是為 Si 基功率器件設(shè)計(jì)的，將其用于寬禁帶半導(dǎo)體功率器件時(shí)，會(huì)在使用頻率、散熱、可靠性等方面帶來(lái)新的挑戰(zhàn)，封裝技術(shù)正成為寬禁帶功率器件的技術(shù)瓶頸。

傳統(tǒng)的 Si 基功率模塊封裝采用 7 層結(jié)構(gòu)，從上到下依次是芯片、襯底、基板和熱沉，以及相鄰層次之間的互連焊料，芯片正面的輸入輸出端與引腳之間采用引線鍵合實(shí)現(xiàn)互連，芯片背面到熱沉的連接是熱量傳導(dǎo)的主要通道。

以 SiC 為例，當(dāng)傳統(tǒng)封裝結(jié)構(gòu)用于寬禁帶半導(dǎo)體材料功率模塊封裝時(shí)，會(huì)帶來(lái)以下問題：

一是引線鍵合和復(fù)雜的內(nèi)部互連結(jié)構(gòu)帶來(lái)較大的寄生電容和寄生電感。SiC 功率芯片的開關(guān)速度可以更快，因而電壓和電流隨時(shí)間的變化率（dv/dt 和di/dt）就更大，這會(huì)對(duì)驅(qū)動(dòng)電壓的波形帶來(lái)過沖和震蕩，會(huì)引起開關(guān)損耗的增加，嚴(yán)重時(shí)甚至?xí)鸸β势骷恼`開關(guān)，因此 SiC 功率器件對(duì)寄生電容和寄生電感更加敏感。

二是 SiC 功率器件在散熱方面具有更高的要求。SiC 器件可以工作在更高的溫度下，在相同功率等級(jí)下，其功率模塊較 Si 功率模塊在體積上大幅降低，因此對(duì)散熱的要求就更高。如果工作時(shí)的溫度過高，不但會(huì)引起器件性能的下降，還會(huì)因?yàn)椴煌庋b材料的熱膨脹系數(shù)（CTE）失配以及界面處存在的熱應(yīng)力帶來(lái)可靠性問題。

傳統(tǒng)Si基功率模塊封裝存在寄生參數(shù)過高，散熱效率差的問題，這主要是由于傳統(tǒng)封裝采用了引線鍵合和單邊散熱技術(shù)，針對(duì)這兩大問題，SiC 功率模塊封裝在結(jié)構(gòu)上采用了無(wú)引線互連（wireless interconnection）和雙面散熱（double-side cooling）技術(shù)，同時(shí)選用了導(dǎo)熱系數(shù)更好的襯底材料，并嘗試在模塊結(jié)構(gòu)中集成去耦電容、溫度/電流傳感器以及驅(qū)動(dòng)電路等，研發(fā)出了多種不同的模塊封裝技術(shù)。

直接導(dǎo)線鍵合結(jié)構(gòu)如圖 1[3]所示，該結(jié)構(gòu)最大的特點(diǎn)就是利用焊料，將銅導(dǎo)線與芯片表面直接連接在一起，相對(duì)引線鍵合技術(shù)，該技術(shù)使用的銅導(dǎo)線可有效降低寄生電感，同時(shí)由于銅導(dǎo)線與芯片表面互連面積大，還可以提高互連可靠性。三菱公司利用該結(jié)構(gòu)開發(fā)的 IGBT 模塊，相比引線鍵合模塊內(nèi)部電感降低至 57%，內(nèi)部引線電阻減小一半[4]。

## SKiN 結(jié)構(gòu)

SKiN 結(jié)構(gòu)如圖 2[5]所示，該模塊結(jié)構(gòu)也是一種無(wú)引線鍵合的結(jié)構(gòu)，它采用了雙層柔軟的印刷線路板同時(shí)用于連接 MOSFET 和用作電流通路，賽米控（SEMIKRON）公司采用該種結(jié)構(gòu)開發(fā)的 1 200 V/ 400 A（8 個(gè) 50A SiC MOSFET 芯片并聯(lián)）半橋功率模塊的寄生電感小于 1.4 nH。

賽米控平面互連工藝如圖 3[6]所示，該結(jié)構(gòu)在將功率芯片與覆銅陶瓷版連接后，在芯片的正面利用真空層壓工藝制備一層高可靠性的絕緣薄膜，然后在薄膜表面淀積一層 50～200 μm 厚的銅作為互連。與鋁線鍵合工藝相比，由于厚銅與襯底的接觸面積增大，該結(jié)構(gòu)可以降低 20% 的熱阻以及 50% 的寄生電感，并且可以提高功率循環(huán)性能。

## 2.5D 和 3D 模塊封裝結(jié)構(gòu)

為進(jìn)一步降低寄生效應(yīng)，使用多層襯底的 2.5D 和3D 模塊封裝結(jié)構(gòu)被開發(fā)出來(lái)用于功率芯片之間或者功率芯片與驅(qū)動(dòng)電路之間的互連。在 2.5D 結(jié)構(gòu)中，不同的功率芯片被焊接在同一塊襯底上，而芯片間的互連通過增加的一層轉(zhuǎn)接板中的金屬連線實(shí)現(xiàn)，轉(zhuǎn)接板與功率芯片靠得很近，需要使用耐高溫的材料，低溫共燒陶瓷（LTCC）轉(zhuǎn)接板常被用于該結(jié)構(gòu)，圖 4[7]為一種 2.5D 模塊封裝結(jié)構(gòu)。

而在 3D 模塊封裝結(jié)構(gòu)中，兩塊功率芯片或者功率芯片和驅(qū)動(dòng)電路通過金屬通孔或凸塊實(shí)現(xiàn)垂直互連，圖 5[8]是一種利用緊壓工藝（Press-Pack）實(shí)現(xiàn)的 3D 模塊封裝，這種緊壓工藝采用直接接觸的方式而不是引線鍵合或者焊接方式實(shí)現(xiàn)金屬和芯片間的互連，如圖 5 所示，該結(jié)構(gòu)包含3 層導(dǎo)電導(dǎo)熱的平板，平板間放置功率芯片，平板的尺寸由互連的芯片尺寸以及芯片表面需要互連的版圖結(jié)構(gòu)確定，整個(gè)結(jié)構(gòu)的厚度一般小于 5 mm。圖示封裝結(jié)構(gòu)有限元模擬的表面結(jié)果，其寄生電感僅 0.86 nH。

圖6[9]是另一種 3D 模塊封裝結(jié)構(gòu)，該結(jié)構(gòu)通過低溫共燒陶瓷工藝，實(shí)現(xiàn)了功率芯片和驅(qū)動(dòng)電路的垂直互連，該結(jié)構(gòu)還可以方便地將被動(dòng)元件集成在低溫共燒陶瓷襯底上。

功率模塊封裝材料涉及互連材料、襯底材料、熱界面材料、灌封材料等，傳統(tǒng)的硅基功率模塊工作溫度一般低于 175 ℃，而碳化硅功率模塊會(huì)工作在更高的溫度下和更大的電場(chǎng)下，因此對(duì)封裝材料在熱電可靠性方面提出了更高的要求，本節(jié)將主要介紹碳化硅功率模塊在鍵合引線材料和芯片焊接材料方面的進(jìn)展。

盡管無(wú)引線鍵合可以有效地降低功率模塊的寄生電感，但引線鍵合作為一種工藝成熟、低成本的互連技術(shù)仍廣泛應(yīng)用于功率模塊封裝以及 TO 系列分立器件封裝中。

近年來(lái)，隨著功率器件封裝要求的提高，引線鍵合材料也得到了新的發(fā)展，如大功率器件上的鋁帶鍵合技術(shù)實(shí)現(xiàn)了對(duì)鋁線鍵合技術(shù)的替代[10]。

銅材料由于其導(dǎo)電導(dǎo)熱性能均優(yōu)于鋁材料，且與硅材料的熱膨脹系數(shù)失配小于鋁與硅材料，因此銅替代鋁是封裝互連發(fā)展的趨勢(shì)，但是銅替代鋁又存在著材料價(jià)格高，生產(chǎn)設(shè)備升級(jí)等成本因素，因此在現(xiàn)階段用于引線鍵合的鋁銅復(fù)合引線或鋁銅復(fù)合帶（Ribbon）材料得以發(fā)展，實(shí)現(xiàn)了封裝互連材料的一種過渡。

圖 7[11]是一種鋁銅復(fù)合帶鍵合的示意圖，這種鋁銅復(fù)合材料的下部與芯片表面接觸的是鋁，上面一層為銅。下部的鋁可以很好地與芯片表面的鋁焊盤焊接在一起，與現(xiàn)有的鋁帶鍵合工藝兼容，而上部的銅材料可以提高導(dǎo)電性并減小熱膨脹系數(shù)失配帶來(lái)的可靠性問題。

同時(shí)由于上部的銅不直接與焊盤接觸，對(duì)純凈度的要求，可以適當(dāng)降低，加上由此帶來(lái)的器件性能和可靠性的提升，使用鋁銅復(fù)合帶與鋁帶相比成本沒有明顯的增加。

## 芯片焊接材料

目前的芯片焊接材料多用錫/鉛基的軟焊料，這種焊料存在以下缺點(diǎn)：

一是焊料在工藝過程中容易與銅互連材料形成金屬間化合物，形成化合物后脆性變大，容易發(fā)生斷裂等可靠性問題；

二是錫/鉛基的軟焊料的熔點(diǎn)較低，限制了碳化硅功率器件的應(yīng)用范圍；

三是焊料中含鉛，會(huì)造成環(huán)境的污染。使用銀、銅等的微米納米金屬顆粒制備的焊膏取代錫/鉛基軟焊料，利用微米納米顆粒的尺寸效應(yīng)，可以在較低的溫度下進(jìn)行燒結(jié)，燒結(jié)后成為熔點(diǎn)很高的金屬塊材，而且具備良好的導(dǎo)電導(dǎo)熱性能，可以較好地解決上述問題[12-16]。

其中的銅焊膏因其與主要互連材料材質(zhì)相同，并且具有良好的熱、電性能，與銀焊膏相比，具有更低的價(jià)格和更好的抗電遷移性能，近年來(lái)逐步成為研究熱點(diǎn)，尤其是采用納米銅顆粒作為介質(zhì)實(shí)現(xiàn)銅-銅直接互連，在電子封裝互連領(lǐng)域具備極大的潛力[17-20]。

隨著科學(xué)研究的深入和工藝水平的提高，碳化硅作為新興的寬禁帶半導(dǎo)體材料，在電力電子領(lǐng)域的應(yīng)用前景一片光明，目前作為制約其應(yīng)用的模塊封裝技術(shù)將會(huì)受到越來(lái)越多的關(guān)注，并持續(xù)不斷取得新的進(jìn)展。

參考文獻(xiàn)

[1] Ozpineci B. Comparison of Wide-Bandgap Semiconductors for Power Electronics Applications[M].United States:N.p., 2004.

[2] Power SiC:Materials,Devices,Modules, a n d A p p l i c a t i o n r e p o r t [ M ] . Y o l e Development,2017.

[3] Narazaki A., T.Shirasawa,T.Takayama, S.Sudo,S.Hirakawa,N.Asano,K.Ogata, H.Takahashi,T.Minato.Direct Beam Lead Bonding for Trench Mosfet & Cstbt[C]. Paper presented at the Proceedings. ISPSD, The 17th International Symposium on Power Semiconductor Devices and ICs, 2005.

[4] Eric R. Motto etc.Transfer Molded I G B T M o d u l e f o r E l e c t r i c V e h i c l e Propulsion[M].Motor, Driver& Automation System, 2012.

[ 5 ] B e c k e d a h l , P . , S . B u e t o w , A . M a u l , M . Roeblitz,M.Spang.400 a,1 200 V Sic Power Module with 1nh Commutation Inductance[C].Paper presented at the CIPS 2016, 9th International Conference o n I n t e g r a t e d P o w e r E l e c t r o n i c s Systems,2016.

[6] Weidner, K., M. Kaspar,N. Seliger. Planar Interconnect Technology for Power Module System Integration[C]. Paper presented at the 2012,7th International Conference on Integrated Power Electronics Systems (CIPS),2012.

[7] Zhu, N., H. A. Mantooth, D. Xu, M. Chen, M. D. Glover.A Solution to PressPack Packaging of Sic Mosfets[J].IEEE Transactions on Industrial Electronics 2017, 64(10):8224-34.

[8] Vagnon, E.,J. C. Crebier,Y. Avenas,P. O.Jeannin.Study and Realization of a Low Force 3d Press-Pack Power Module[C]. Paper presented at the 2008 IEEE Power Electronics Specialists Conference,2008.

[ 9 ] S e a l , S a y a n , H o m e r M a n t o o t h . H i g h P e r f o r m a n c e S i l i c o n C a r b i d e P o w e r P a c k a g i n g— P a s t T r e n d s , P r e s e n t Practices, and Future Directions[J]. Energies,2017, 10(03):341.

[10] 劉培生,成明建,王金蘭,仝良玉.鋁帶鍵合:小型功率器件互連新技術(shù)[J].電子與封裝,2011, 11(01):5-8+25.

[11] Luechinger, C., R. Chen, J. Fu, B. Poncelet, O. Valentin, T. J. Walker, T. Xu. Aluminum-Copper Ribbon Interconnects for Power Devices[J].IEEE Transactions on Components, Packaging and Manufacturing Technology,2017, 7(09):1567-1577.

[12] Hongqiang Zhang,Zou Guisheng,Liu Lei,Wu A i p i n g , Y . N . Z h o u . L o w T e m p e r a t u r e Sintering of Silver Nanoparticle Paste f o r E l e c t r o n i c P a c k a g i n g [ C ] . P a p e r presented at the 2016 International Conference on Electronics Packaging (ICEP),2016.

[13] Masson, A., C. Buttay, H. Morel, C. Raynaud, S. Hascoet,L.Gremillard.HighTemperature Die-Attaches for Sic Power D e v i c e s [ C ] . P a p e r p r e s e n t e d a t t h e Proceedings of the 2011,14th European Conference on Power Electronics and Applications, 2011.

[14] Nishikawa,H., X.Liu, X. Wang, A. Fujita, N. Kamada,M. Saito.Bonding Process Using Microscale Ag Particle Paste for Die Attach[C].Paper presented at the 2016,6th Electronic System-Integration Technology Conference (ESTC),2016.

[15] Seal, S., M. D. Glover,H. A. Mantooth. Nanosilver Preform Assisted Die Attach for High Temperature Applications[C]. Paper presented at the 2015 IEEE Applied P o w e r E l e c t r o n i c s C o n f e r e n c e a n d Exposition (APEC),2015.

[16] Shen, Z., R. W. Johnson, M. C. Hamilton. Sic Power Device Die Attach for Extreme Environments[J].IEEE Transactions on Electron Devices,2015, 62(02):346-53.?

[17] Dai, Y. Y., M. Z. Ng, P. Anantha, Y. D. Lin, Z. G. Li, C. L. Gan, C. S. Tan. Enhanced Copper Micro/Nano-Particle Mixed Paste Sintered at Low Temperature for 3d Interconnects[J]. Applied Physics Letters,2016,108(26).

[18] Huang, Y., C. Hang, Y. Tian, H. Zhang, C. Wang,X. Wang.Rapid Sintering of Copper Nanopaste by Pulse Current for Power Electronics Packaging[C].Paper presented at the 2017, 18th International Conference on Electronic Packaging Technology (ICEPT),2017.

[19] Li,Junjie,Xing Yu, Tielin Shi, Chaoliang Cheng, Jinhu Fan, Siyi Cheng, Guanglan Liao,Zirong Tang.Low-Temperature and Low-Pressure Cu–Cu Bonding by Highly Sinterable Cu Nanoparticle Paste[J]. Nanoscale Research Letters,2017,12(01): 255.

[20] Maeda,T.,Y.Kobayashi,Y.Yasuda,T.Morita.Low-Temperature Metal-Metal Bonding Process Using Leaf-Like Aggregates Composed of Cuo Nanoparticles[J].Journal of Chemical Engineering of Japan,2015,48(01):1-6