如何解決信號(hào)完整性問題呢？是德科技在向您介紹信號(hào)完整性分析基礎(chǔ)知識(shí)的同時(shí)，我們還向您展示如何使用基本信號(hào)完整性(Signal Integrity - SI) 分析技術(shù)（例如眼圖、S參數(shù)、時(shí)域反射計(jì)(TDR) 和單脈沖響應(yīng)）來解決信號(hào)完整性問題。
什么是信號(hào)完整性?
在時(shí)鐘頻率為 10 MHz 的美好時(shí)代，電路板或封裝的主要設(shè)計(jì)挑戰(zhàn)是如何在雙層電路板中路由所有信號(hào)以及如何獲得在組裝過程中不會(huì)破裂的封裝。互連的電氣特性并不重要，因?yàn)樗鼈儾粫?huì)影響系統(tǒng)性能。從這個(gè)意義上說，我們說“互連對(duì)信號(hào)是透明的”。
例如，設(shè)備將輸出上升時(shí)間約為 10 納秒、時(shí)鐘頻率為 10 MHz 的信號(hào)，并且電路將與最粗糙的互連一起工作。用繞線板制造的原型與使用印刷電路板和工程變更線的最終產(chǎn)品一樣有效。
但時(shí)鐘頻率已經(jīng)增加，信號(hào)的上升時(shí)間已經(jīng)減少。對(duì)于大多數(shù)電子產(chǎn)品，信號(hào)完整性效應(yīng)在時(shí)鐘頻率高于約 100 MHz 或上升時(shí)間短于約 1 納秒時(shí)開始變得重要。這有時(shí)被稱為高頻或高速狀態(tài)。這些術(shù)語指的是互連不再對(duì)信號(hào)透明的產(chǎn)品和系統(tǒng)，如果您不小心，就會(huì)出現(xiàn)一個(gè)或多個(gè)信號(hào)完整性問題。
信號(hào)完整性SI（Signal Integrity）從最廣泛的意義上講，是指高頻率高速度高精度數(shù)據(jù)傳輸中由于互連而出現(xiàn)的所有問題。它涉及互連的電氣特性如何與數(shù)字信號(hào)的電壓和電流波形相互作用來影響性能。
信號(hào)完整性包括由于互連、電源、器件等引起的所有信號(hào)質(zhì)量及延時(shí)等問題。數(shù)字信號(hào)在傳輸?shù)倪^程中，由于阻抗匹配、串?dāng)_等原因?qū)е滦盘?hào)變差。數(shù)字信號(hào)完整性就是研究信號(hào)在傳輸過程中的保真度問題。
阻抗匹配指通過調(diào)整輸入阻抗和輸出阻抗來使得電子器件滿足一定條件，通常該條件是使得系統(tǒng)傳輸功率最大或者使得信號(hào)反射最小。例如，再無線傳輸系統(tǒng)中需要匹配射頻發(fā)射設(shè)備和接受天線的阻抗以此來實(shí)現(xiàn)傳輸功率最大化。
所以我們?cè)谧龈咚傩盘?hào)設(shè)計(jì)時(shí)會(huì)加上端接電阻只來減少反射。
觀看視頻 -?PCB設(shè)計(jì)法則
“PCB設(shè)計(jì)過程中處處是陷阱。時(shí)間一久，設(shè)計(jì)人員逐漸總結(jié)了一些經(jīng)驗(yàn)法則！如何做50Ω阻抗匹配，如何接地等等。我們聽聽信號(hào)完整性專家是如何說的吧!"
PCB的設(shè)計(jì)問題：請(qǐng)問如何用矢量網(wǎng)絡(luò)分析儀來測(cè)量射頻輸出電路的阻抗，做阻抗分析，如何做阻抗匹配?謝謝！
答案：您可以通過測(cè)量該電路的反射S參數(shù)并通過史密斯原圖顯示其阻抗特性，設(shè)計(jì)阻抗匹配電路不是我們的專長。在您設(shè)計(jì)好阻抗匹配電路后，可以通過網(wǎng)絡(luò)分析儀里的Port Matching功能模擬加上阻抗匹配電路之后的結(jié)果。
什么是串?dāng)_?
串?dāng)_是一種失真，主要來自與數(shù)據(jù)碼型無關(guān)的幅度干擾。由于耦合效應(yīng)，一個(gè)干凈的信號(hào)（我們稱為“受擾信號(hào)”）可能受到“干擾”信號(hào)的串?dāng)_影響。干擾信號(hào)會(huì)使得受擾信號(hào)發(fā)生變形，并讓受擾信號(hào)的眼圖閉合。工程師希望信號(hào)是串?dāng)_極小或完全沒有串?dāng)_的干凈信號(hào)，如此才能獲得張開的眼圖，并進(jìn)行準(zhǔn)確無誤的數(shù)據(jù)傳輸。如果受擾信號(hào)中存在串?dāng)_，那么這種干擾會(huì)導(dǎo)致眼圖閉合，從而使得設(shè)計(jì)裕量變得很小甚至測(cè)量結(jié)果錯(cuò)誤（如下圖）。串?dāng)_還會(huì)降低受擾信號(hào)的垂直幅度和水平抖動(dòng)性能，導(dǎo)致通信鏈路中的互操作性問題愈發(fā)嚴(yán)重。
串?dāng)_是怎么產(chǎn)生的？
隨著技術(shù)的飛速發(fā)展，電子產(chǎn)品的而尺寸越來越小，數(shù)據(jù)的傳輸速度卻越來越高。普通消費(fèi)類電子產(chǎn)品的PCB電路板很多至少是四層、六層甚至更多層。當(dāng)信號(hào)沿傳輸線傳播時(shí)，信號(hào)路徑和返回路徑之間將產(chǎn)生電力線，圍繞在信號(hào)路徑周圍就會(huì)產(chǎn)生非常豐富的電磁場。這些延伸出去的場也稱為邊緣場，邊緣場將會(huì)通過互容與互感轉(zhuǎn)化為另一條傳輸線上的能量。而串?dāng)_的本質(zhì)，其實(shí)就是傳輸線之間的互容與互感。
串?dāng)_可以分成兩部分，一部分與信號(hào)傳輸方向相同，傳至接收端方向，我們把它叫做遠(yuǎn)端串?dāng)_或者前向串?dāng)_。另一部分與信號(hào)傳輸方向相反，傳至發(fā)送端方向，我們把它叫做近端串?dāng)_或者后向串?dāng)_。
近端串?dāng)_和遠(yuǎn)端串?dāng)_是由傳輸線的物理結(jié)構(gòu)而決定的，顯然在信號(hào)的傳遞過程中近端會(huì)首先受到干擾，并且持續(xù)的時(shí)間比較長，達(dá)到傳輸線的2倍；遠(yuǎn)端串?dāng)_需要經(jīng)過一段傳輸線的延時(shí)之后才會(huì)受到干擾。下圖是我們通過仿真獲得的近端串?dāng)_和遠(yuǎn)端串?dāng)_的波形圖。
近端串?dāng)_和遠(yuǎn)端串?dāng)_的波形圖
PCB板是什么意思?
“PCB是“Printed Circuit Board”的縮寫，中文意思為“印刷電路板”。它是一種通過導(dǎo)線和連接器將電子元器件連接在一起并提供電氣連接和支撐的基板。廣泛應(yīng)用于電子產(chǎn)品中，提供穩(wěn)定的電氣連接，使電子元器件能夠可靠地工作并與其他元器件進(jìn)行通信。此外，PCB板還可以提供機(jī)械支撐和保護(hù)電子元器件，使其更易于安裝和維護(hù)。”
高速PCB板
高速PCB板是指在設(shè)計(jì)和制造過程中考慮了信號(hào)傳輸速度傳輸距離信號(hào)完整性等因素的印刷電路板。它通常用于高頻率高速度高精度數(shù)據(jù)傳輸?shù)膱龊希缤ㄐ旁O(shè)備計(jì)算機(jī)硬件醫(yī)療器械等領(lǐng)域。
信號(hào)完整性 - 高速pcb板設(shè)計(jì)考慮了信號(hào)傳輸時(shí)的阻抗匹配信號(hào)耦合信號(hào)干擾等問題，確保信號(hào)傳輸?shù)姆€(wěn)定性和可靠性。
電磁兼容性 - 高速PCB板采用屏蔽設(shè)計(jì)地線規(guī)劃等措施，降低電磁干擾，提高系統(tǒng)的抗干擾能力。
PCB板的材料選用 - 高速pcb板通常采用具有優(yōu)良介電性能的材料，如PTFE、FR4等，以滿足高速信號(hào)傳輸?shù)囊蟆?/span>
PCB板的布局優(yōu)化 - 高速pcb板布局布線經(jīng)過精心設(shè)計(jì)，減少信號(hào)路徑長度降低信號(hào)傳輸時(shí)間，提高系統(tǒng)的工作效率。
串?dāng)_與哪些因素有關(guān)？
影響串?dāng)_的設(shè)計(jì)因素主要有以下幾個(gè)方面：
線間距：信號(hào)路徑之間的距離越近，串?dāng)_越明顯，隨著線間距的增大，無論是近端還是遠(yuǎn)端串?dāng)_都將減小，當(dāng)線間距大于等于線寬的3倍時(shí)串?dāng)_已經(jīng)很小。三倍線寬是工程師們信心的來源，在三倍線寬條件下，串?dāng)_基本可以忽略。
信號(hào)變化程度：信號(hào)瞬間變化會(huì)帶來明顯磁場效應(yīng)。信號(hào)的上升沿/下降沿越陡峭，串?dāng)_越明顯。
介質(zhì)層厚度：這里的介質(zhì)厚度是指信號(hào)到參考層距離。介質(zhì)層厚度的變化會(huì)導(dǎo)致串?dāng)_的變化。一般情況下，介質(zhì)層厚度越小，串?dāng)_越小。
如何減小串?dāng)_？
從串?dāng)_的概念就可以看出，不管怎么樣，串?dāng)_是無法消除的。綜上所述，我們可以看到串?dāng)_不僅會(huì)引入噪聲，還會(huì)影響到信號(hào)時(shí)序。所以很多工程師在進(jìn)行高速電路設(shè)計(jì)時(shí)，都會(huì)非常重視對(duì)串?dāng)_問題的處理。結(jié)合是德科技案例對(duì)比以及一些工程經(jīng)驗(yàn)，我們對(duì)于如何減少串?dāng)_可以給出一些基本結(jié)論：
? 盡量減短傳輸線之間的耦合長度，盡量保證在耦合飽和長度之內(nèi)。?
? 盡量增加傳輸線之間的耦合距離，能保證3H（H表示傳輸線到參考層的距離）的規(guī)則更好。?
? 在滿足信號(hào)完整性的前提下，盡量使信號(hào)的邊沿時(shí)間不要過于陡峭，減緩上升的速度。?
? 在PCB設(shè)計(jì)中，對(duì)于耦合長度比較長的高速傳輸線，盡量布到內(nèi)層的帶狀線層，可以大大地減少遠(yuǎn)端串?dāng)_。當(dāng)耦合距離比較短時(shí)，可以布線到微帶線層，這樣可以減少過孔帶來的影響。?
? 在滿足工藝要求的情況下，信號(hào)層盡量靠近參考層。?
? 在PCB設(shè)計(jì)中，當(dāng)相鄰層都是信號(hào)層時(shí)，布線盡量避免相鄰層平行布線。最好做到垂直布線，使串?dāng)_最小化。?
? 盡量要滿足傳輸鏈路的阻抗匹配。?
? 在空間足夠大的情況下，可以考慮給高速信號(hào)線加屏蔽地，屏蔽地上要有適當(dāng)?shù)牡乜住?
? 高速傳輸線盡量不要布到PCB板的邊緣，最好保證達(dá)到信號(hào)到參考層的距離的20H以上。
是德科技的PathWave ADS仿真軟件，可以輕松仿真PCB串?dāng)_，結(jié)合是德科技的網(wǎng)絡(luò)分析儀和PLTS軟件進(jìn)行串?dāng)_的測(cè)試，可以完成從概念設(shè)計(jì)、仿真、原型機(jī)設(shè)計(jì)、驗(yàn)證到生產(chǎn)制造和部署的全流程管理，從而加速產(chǎn)品開發(fā)流程。
隨著開關(guān)切換速度和信號(hào)斜率的升高以及器件上有源針腳數(shù)目的增加，電源中產(chǎn)生了更多的開關(guān)切換噪聲。同時(shí)，電路也變得越來越容易受到電源噪聲的影響。單位間隔的減小意味著時(shí)間裕量縮小。信號(hào)幅度的降低則導(dǎo)致噪聲裕量變小。面對(duì)所有工程設(shè)計(jì)問題，工程師們必須了解它們產(chǎn)生的原因并獲得精確的測(cè)量數(shù)據(jù)，才能分析和解決這些問題。
洞察電源的 “ 噪聲 ”- 電源中沒有任何噪聲是最理想的情況。
如何才能實(shí)現(xiàn)這一目標(biāo)？除了不可避免的熱過程 ( 這通常不是主要的噪聲來源 ) 會(huì)產(chǎn)生簡單的高斯噪聲之外，電源上的幾 乎所有噪聲都來自兩個(gè)源頭中的一個(gè)。電源的開關(guān)切換會(huì)產(chǎn)生多余的噪聲，這種噪聲通常出現(xiàn)在開關(guān)切換頻率的諧波上或與開關(guān)切換 頻率一致。此外，當(dāng)選通和輸出引腳驅(qū)動(dòng)器進(jìn)行切換時(shí)，這個(gè)動(dòng)作將對(duì)電源產(chǎn)生瞬態(tài)電流需求。在大多數(shù) 數(shù)字電路中，這通常是最主要的噪聲來源。盡管這些開關(guān)切換動(dòng)作是隨機(jī)發(fā)生的，但都趨向于 接近系統(tǒng)時(shí)鐘。如果我們把這些噪聲的影響視為疊加在電源輸出上的“信號(hào)”而不是當(dāng)成“噪聲”，那么可以 大大簡化分析過程并實(shí)現(xiàn)更深入的分析。
在我們的日常環(huán)境中，充斥著各種頻率、強(qiáng)度的電磁波，當(dāng)這些能量影響到電路上的敏感信號(hào)時(shí)，就產(chǎn)生了不良的電磁干擾影響。有許多形式的EMI電磁干擾會(huì)影響電路并阻止它們以預(yù)期的方式工作，這種EMI或射頻干擾，它還可以具有各種特性，這取決于其來源和引起干擾的機(jī)構(gòu)的性質(zhì)。
EMC是什么? -?EMC指電磁兼容， 包含EMI和EMS
EMI是什么? -?EMI指電磁干擾= 電子設(shè)備無意間泄露的電磁能量
EMI測(cè)試案例 -利用限制線快速判斷：EMI輻射是否超標(biāo)
信號(hào)分析儀可提供多條限制線
如何解決信號(hào)完整性問題?
我們將介紹如何解決信號(hào)完整性問題。我們將展示解決信號(hào)完整性問題的三個(gè)步驟，以及相關(guān)的基礎(chǔ)知識(shí)，并將這些技術(shù)應(yīng)用到案例研究中。
讓我們想看一下信號(hào)完整性問題的三個(gè)步驟包括：
第一步：仿真通道
第二步：確定信號(hào)退化的根本原因
第三步：尋找信號(hào)完整性設(shè)計(jì)的解決方案
要完成這三個(gè)步驟，我們需要掌握信號(hào)完整性問題分析技術(shù)。
信號(hào)完整性和電源完整性
隨著數(shù)據(jù)傳輸速率的快速增加，從而使得以前微秒(us)量級(jí)的邊沿或保持時(shí)間減少到納秒(ns)甚至皮秒(ps)。如此高的帶寬需求使得傳統(tǒng)的設(shè)計(jì)解決方案已經(jīng)很難滿足系統(tǒng)正常工作的需求。另外，隨著集成電路的工藝發(fā)展使得集成度越來越高，導(dǎo)致芯片上電流密度的急速增加使這個(gè)問題更加嚴(yán)重。因此非常有必要從整個(gè)系統(tǒng)設(shè)計(jì)開始就考慮信號(hào)完整性與電源完整性的問題。這就需要在設(shè)計(jì)前后把信號(hào)完整性和電源完整性仿真引入到設(shè)計(jì)流程中。
信號(hào)完整性和電源完整性產(chǎn)品設(shè)計(jì)的各個(gè)階段都需要考慮。
是德科技在信號(hào)完整性和電源完整性領(lǐng)域提供了一套整體的解決方案，包括芯片建模、板級(jí)仿真、系統(tǒng)仿真以及產(chǎn)品研發(fā)和生產(chǎn)的測(cè)試，如下圖1所示：
芯片的建模和系統(tǒng)級(jí)的仿真主要使用 SystemVue。在信號(hào)完整性和電源完整性方面，主要應(yīng)用 ADS 和 EMPro。因?yàn)?ADS 中有豐富的模型、操作的靈活性以及對(duì)外部的模型也有非常好的兼容性，所以 ADS 應(yīng)用于信號(hào)完整性和電源完整性前仿真和后仿真中。接下來，給大家介紹下 ADS 在信號(hào)完整性和電源完整性仿真方面的應(yīng)用。
在信號(hào)完整性中，重點(diǎn)是確保傳輸?shù)倪壿?在接收器中看起來就像 1(對(duì)0同樣如此)。在電源完整性中，重點(diǎn)是確保為驅(qū)動(dòng)器和接收器提供足夠的電流以發(fā)送和接收1和0。因此，電源完整性可能會(huì)被認(rèn)為是信號(hào)完整性的一個(gè)組成部分。實(shí)際上，它們都是關(guān)于數(shù)字電路正確模擬操作的分析。
電源完整性分析
分析電源完整性需要進(jìn)行多項(xiàng)測(cè)量，例如配電網(wǎng)絡(luò)（PDN）阻抗、電源完整性、電源排序、電源抑制比（PSRR）和控制環(huán)路響應(yīng)。器件設(shè)計(jì)人員面臨著一大挑戰(zhàn)――如何通過由無源元器件和互連組件構(gòu)成的 PDN 為汽車、醫(yī)療設(shè)備和物聯(lián)網(wǎng)設(shè)備等用電設(shè)備提供清潔電力。良好設(shè)計(jì)的 PDN 可以在從直流到開關(guān)電流帶寬的范圍內(nèi)保持穩(wěn)定的電壓。它有助于降低功耗和開關(guān)噪聲，減少電源引起的抖動(dòng)以及 EMI 問題。
設(shè)計(jì)工程師需要使用實(shí)時(shí)示波器和電源探頭來同時(shí)測(cè)量多個(gè)電源，并詳細(xì)觀察信號(hào)的交流偏置。高靈敏度電流探頭可以在高靈敏度和衰減模式之間切換，靈活地進(jìn)行電池功耗分析，而軟件可以分析電源噪聲的來源和影響。在多種溫度條件下進(jìn)行測(cè)量，有助于發(fā)現(xiàn)在極端溫度條件下的性能問題。
解決電源完整性挑戰(zhàn)，需要采用本底噪聲較低的測(cè)量解決方案，幫助您加速完成電子器件的調(diào)試和表征。是德科技電源完整性分析解決方案配備了精密型?Keysight MXR 系列實(shí)時(shí)示波器（本底噪聲較低，適合進(jìn)行電源分析）、專用是德科技電源探頭、高靈敏度電流探頭和是德科技電源完整性分析軟件。我們的電源完整性分析解決方案可以幫助工程師驗(yàn)證向器件和電路輸入的電力是否純凈，確保其產(chǎn)品不會(huì)遇到完整性問題。
不管是在信號(hào)完整性中，還是電源完整性中，對(duì)于很多器件，包括芯片的封裝、傳輸線、過孔、連接器、線纜、電容等無源器件都會(huì)應(yīng)用 S參數(shù)來表征其特性，對(duì)于一個(gè)完整的通道就需要對(duì)很多個(gè) S參數(shù)進(jìn)行級(jí)聯(lián)，在 ADS 中可以非常方便的級(jí)聯(lián)各類 S參數(shù)，并非常靈活的進(jìn)行 S參數(shù)仿真以及數(shù)據(jù)的處理，如下圖 2 是對(duì)多個(gè) S參數(shù)的級(jí)聯(lián)仿真：
對(duì)于單一的 S參數(shù)，可以在 ADS 中直接通過 S參數(shù)查看器，檢查 S參數(shù)的單端和混合模式的結(jié)果，如下圖 3 所示，在 S參數(shù)查看器中，還可以檢查 S參數(shù)的無源性、互易性、相位以及 Smith圓圖。
通過 S參數(shù)仿真之后，在數(shù)據(jù)顯示窗口，可以查看結(jié)果曲線，也可以進(jìn)一步處理數(shù)據(jù)，加入規(guī)范模板等等。圖 4 是仿真完成后處理 S參數(shù)仿真結(jié)果：
傳輸線阻抗計(jì)算
在高速電路中，阻抗匹配非常重要，阻抗不匹配會(huì)導(dǎo)致信號(hào)的反射、波形非單調(diào)、誤碼率增加等等，所以在進(jìn)行高速電路設(shè)計(jì)之初，工程師都會(huì)考慮使用微帶線、帶狀線還是共面波導(dǎo)結(jié)構(gòu)，并設(shè)計(jì)一些特定的阻抗類型的傳輸線，比如單端 50ohm、差分 85ohm 或者 100ohm 等等。
在 ADS中采用 CILD（Controlled Impedance Line Designer）可以快速的計(jì)算傳輸線的阻抗，并且可以對(duì)層疊結(jié)構(gòu)、傳輸線參數(shù)、材料參數(shù)等掃描優(yōu)化，獲得目標(biāo)參數(shù)，如下圖 5 所示，左圖為計(jì)算 50ohm 的單端傳輸線，右圖為通過優(yōu)化差分對(duì)的線間距，獲得 90ohm 差分線設(shè)計(jì)參數(shù)。
串?dāng)_仿真
在現(xiàn)代電子產(chǎn)品追求小而精的狀況下，串?dāng)_是每一位工程師必須面對(duì)的問題。如何設(shè)計(jì)可以使串?dāng)_最小且不增加成本，是工程師們的追求。在進(jìn)行 PCB設(shè)計(jì)之前，都可以通過 ADS 進(jìn)行串?dāng)_仿真，以獲得最優(yōu)的設(shè)計(jì)，特別是在設(shè)計(jì)之初，可以對(duì)影響串?dāng)_的每一個(gè)參數(shù)進(jìn)行掃描仿真，選擇最合適的設(shè)計(jì)值，如下圖 6 所示為對(duì)耦合長度進(jìn)行掃描仿真的原理圖和仿真結(jié)果：
從上圖的結(jié)果中在 500mil～1500mil 之間，近端串?dāng)_隨著耦合長度的增加而增加， 在 1500mil 之后，近端串?dāng)_達(dá)到飽和值。這只是一個(gè)粗略值的仿真，如果需要獲得更精確的結(jié)果，可以進(jìn)一步的減小仿真的范圍。工程師也可以在 ADS SIPro 中對(duì)完成的 PCB進(jìn)行串?dāng)_的仿真，這樣可以更進(jìn)一步的對(duì)設(shè)計(jì)進(jìn)行評(píng)估。
過孔設(shè)計(jì)
在高速串行信號(hào)鏈路中，基本上都會(huì)涉及到過孔的設(shè)計(jì)。過孔設(shè)計(jì)是高速串行鏈路設(shè)計(jì)的一個(gè)關(guān)鍵點(diǎn)，關(guān)系到高速串行鏈路設(shè)計(jì)的成敗。工程師可以通過 ADS Via Designer 工具對(duì)過孔進(jìn)行優(yōu)化設(shè)計(jì)，如下圖 7 所示：
通過 Via Designer 仿真之后，可以查看過孔損耗和阻抗的特性，并輸出 S 參數(shù)模型以及 3D 結(jié)構(gòu)模型，這些模型也可以直接應(yīng)用在傳輸鏈路仿真中，如下圖 8 所示：
DDR仿真
不管是計(jì)算機(jī)系統(tǒng)還是嵌入式系統(tǒng)，目前都大規(guī)模的采用了 DDR3 或者 DDR4。不論是 DDR3 還是 DDR4，其信號(hào)的電源系統(tǒng)的設(shè)計(jì)都是一個(gè)難點(diǎn)，所以不管是前仿真還是后仿真，都需要進(jìn)行詳細(xì)的仿真。在 ADS 中，工程師可以通過兩種方式進(jìn)行 DDR3/4 總線的仿真，一種是瞬態(tài)仿真，如下圖 9 所示；一種是 DDR Bus 總線仿真，如下圖 10 所示。通過仿真，可以優(yōu)化、確定 DDR總線的布線拓?fù)浣Y(jié)構(gòu)、端接電阻以及 ODT 的選擇等等。
圖 10 DDR4--DDR Bus 仿真
通道仿真（ChannelSim）
對(duì)于高速串行總線，通常對(duì)誤碼率有比較嚴(yán)苛的要求，要求誤碼率非常低，這才符合總線規(guī)范的要求，所以在不管是仿真還是測(cè)試，都需要有足夠多的采樣點(diǎn)數(shù)或者特殊的數(shù)學(xué)算法才能滿足分析誤碼率的要求。另外，隨著信號(hào)速率的不斷提高，單純的依靠芯片的簡單的驅(qū)動(dòng)能力無法應(yīng)對(duì)信號(hào)在傳遞過程中的衰減，所以在高速串行總線的芯片中就會(huì)增加加重和均衡的算法，對(duì)于仿真而言，也需要有新的分析方法，這就需要使用 ADS 中的通道仿真（ChannelSim），如下圖 11 所示為一個(gè)通道仿真的拓?fù)浣Y(jié)構(gòu)，其中包含了發(fā)送端和接收端的芯片模型、傳輸通道上的傳輸線以及連接器以及串?dāng)_通道和串?dāng)_源。芯片的模型采用的是 IBIS-AMI 模型。
仿真完成之后，在數(shù)據(jù)顯示窗口上查看波形、浴盆曲線、眼圖等結(jié)果。如下圖 12 所示：
良率分析
在信號(hào)完整性前仿真中，工程師不僅僅可以分析既定的一些情況，還可以針對(duì)一些不確定的情況做一些統(tǒng)計(jì)分析、良率的分析，比如，分析傳輸線長度、線寬、介電常數(shù)、介質(zhì)損耗角等參數(shù)對(duì)通道的插入損耗和回波損耗的影響。圖 13 為良率分析的拓?fù)浣Y(jié)構(gòu)和分析結(jié)果：
后仿真流程
前面介紹了前仿真，主要是針對(duì)原理圖階段的仿真，目的是驗(yàn)證原理圖設(shè)計(jì)以及給PCB設(shè)計(jì)提供約束規(guī)則。那么當(dāng) PCB設(shè)計(jì)完成之后，還需要進(jìn)行后仿真，這時(shí)需要把設(shè)計(jì)好的 PCB文件導(dǎo)入到 ADS 中，然后再通過 SIPro 和 PIPro 進(jìn)行信號(hào)完整性和電源完整性的后仿真，仿真完之后，獲得結(jié)果；也可以把仿真的結(jié)果或者提取的模型導(dǎo)出到 ADS原理圖頁面，做進(jìn)一步的仿真。具體流程如下圖 14 所示：
在 ADS SIPro 中進(jìn)行信號(hào)完整性的后仿真可以獲得 S參數(shù)模型，同時(shí)可以查看信號(hào)網(wǎng)絡(luò)的阻抗，并能導(dǎo)出 S參數(shù)模型，如下圖 15 和圖 16 所示：
圖 15 SIPro 中PCB 仿真圖
在 ADS PIPro 中可以進(jìn)行電源完整性的直流壓降仿真（PI DC）、直流電熱聯(lián)合仿真（Electro-Thermal）、熱仿真（Thermal）、交流阻抗仿真（PI AC）和平面諧振仿真（Power Plan Resonance）。如下圖 17 為直流壓降仿真結(jié)果，圖 18 為交流阻抗仿真結(jié)果。
在 PIPro 中還可以對(duì)不滿足 PDN 阻抗要求的設(shè)計(jì)進(jìn)行去耦電容自動(dòng)優(yōu)化，通過對(duì)不同的電容組合、電容種類進(jìn)行自動(dòng)分析，找到一種最合適的設(shè)計(jì)。也可以把 PDN 的 S參數(shù)提取之后導(dǎo)出到 ADS原理圖中，在原理圖中也可以進(jìn)行優(yōu)化仿真分析。
當(dāng)然，也可以在前仿真中對(duì)電源完整性進(jìn)行仿真，這樣可以對(duì)電容的組合進(jìn)行優(yōu)化。在 ADS原理圖中建立相應(yīng)的拓?fù)浣Y(jié)構(gòu)，如下圖 19 所示：
在信號(hào)完整性仿真階段，EMPro 也是不可或缺的工具，特別是對(duì)于一些比較復(fù)雜的結(jié)構(gòu)，比如具有芯片封裝、連接器、線纜的互連通道，就需要使用 EMPro 進(jìn)行電磁模型的提取。如下圖 20 所示 EMPro 中進(jìn)行芯片封裝的仿真：
隨著技術(shù)的發(fā)展，信號(hào)完整性和電源完整性設(shè)計(jì)和仿真也變得更加的復(fù)雜，這對(duì)工具的要求也越來越高。比如近幾年比較熱門的PAM4，雖然這個(gè)仿真依然使用的是通道仿真技術(shù)，但是其所需要的仿真激勵(lì)源已經(jīng)變得更加的復(fù)雜。所幸的是，是德科技也持續(xù)的在研發(fā)新的技術(shù)，利用 ADS可以非常方便的對(duì) PAM4 進(jìn)行仿真。
總之，不管信號(hào)完整性和電源完整性的前仿真還是后仿真，或者，不管是板級(jí)仿真還是系統(tǒng)仿真，是德科技都能提供一套非常系統(tǒng)的解決方案。
是德科技 www.keysight.com.cn
