三星電子正在審查設計改進，因為它難以確保第六代?(1c) DRAM 的產量（正常產品與生產產品的比例）。對于志在第六代高帶寬存儲器（HBM4）扭轉局面的三星電子來說，確保1c DRAM的良率至關重要。三星電子最近完成了第四代（1a）DRAM的重新設計并奠定了基礎，因此它正在為1c DRAM的開發拼命。
據Edaily?2月11日綜合報道，三星電子正在重新審查其1c DRAM在10nm（1nm為十億分之一米）級別的設計改進工作。據報道，由于1c DRAM未能達到預期的產量，三星內部已經就設計改進提出了意見。一位熟悉半導體行業的業內人士解釋道，“由于成品率不達標，所以有很多關于必須重新設計的傳聞，高層（管理層）會做出最終決定”。
三星電子去年10月宣布，通過確保1c DRAM的良品芯片（正常運行的芯片），成功開發了該項技術。但并未達到預期產量，原定的發展目標也由去年12月修改為今年6月。在開發階段必須確保的良率才能進入量產階段，通常為60-70%。
三星電子計劃將1c DRAM應用于其第六代HBM4，并將于今年下半年量產。該計劃旨在提高 HBM 與領先競爭對手一代的 DRAM 的競爭力。 SK Hynix 將第五代 (1b) DRAM 應用于 HBM4，將 1c DRAM 應用于第七代 HBM4E。美國美光目前還未量產1c DRAM。失去HBM領先地位的三星電子，正面臨必須采取大膽舉措，推出采用1c DRAM的HBM4的境地。
三星電子正在逐步審查其?DRAM 設計流程，并過渡到由前半導體（DS）部門負責人全英鉉 (Young-hyun Jeon) 兼任內存業務部門的主管體制。對于應用于第五代HBM3E的1a DRAM，重新設計已經完成，并且最近開始進行HBM的量產。據報道，公司內部已決定不再進行1b DRAM的重新設計。三星電子計劃根據客戶需求提高改進型 HBM3E 產品的產量，并將今年的 HBM 位總供應量提高至去年的兩倍。
此前，人工智能（AI）半導體市場大客戶NVIDIA對三星電子的HBM設計提出了問題，并提到需要重新設計。英偉達首席執行官黃仁勛上個月在全球最大的消費電子和 IT 展會 CES 2025 上表示，“三星電子需要重新設計 HBM3E”。三星電子原計劃去年通過 Nvidia 的質量測試后供應 HBM3E 8 層和 12 層，但據悉這項工作仍在進行中。
由于下一代HBM是使用基于1a DRAM設計的DRAM（例如1b和1c）制成的，因此上一代的技術非常重要。如果支持1a工藝技術的話，那么下一代產品的良率也有很大的可能性能夠得到保證。 10nm級DRAM將按照以下順序發展：1x（第1代）-1y（第2代）-1z（第3代）-1a（第4代）-1b（第5代）。
業界診斷，即便三星電子重新設計1c DRAM，只要進行一些修改，就能順利推進現有的HBM路線圖。另一位半導體業內人士表示，“如果我們只重新設計一些部分而不是完全修改它們，我們將能夠快速提高產量，如果我們在今年上半年完成開發，我們將能夠在下半年量產HBM4”。
存儲芯片交流群
