不止于連接：UCIe IP 如何守護(hù)異構(gòu)集成系統(tǒng)的可靠性？

Multi-Die系統(tǒng)由多個專用功能性裸片（或芯粒）組成，這些裸片組裝在同一封裝內(nèi)，形成完整的系統(tǒng)。近年來，Multi-Die系統(tǒng)已經(jīng)成為應(yīng)對摩爾定律發(fā)展趨緩的有效解決方案。它提供了一種切實(shí)可行的方法，既能擴(kuò)展封裝芯片的功能，又能確保良好的制造良率。

此外，在性能擴(kuò)展方面，Multi-Die系統(tǒng)有助于滿足不同細(xì)分市場的需求，提高產(chǎn)品SKU的靈活性。通過在同一產(chǎn)品中混合搭配各個工藝節(jié)點(diǎn)，該系統(tǒng)可以優(yōu)化每個功能的工藝節(jié)點(diǎn)，加快產(chǎn)品的上市進(jìn)程，降低風(fēng)險。

為了提高Die-to-Die布線密度，同時支持裸片間的更高帶寬流量，封裝技術(shù)不斷迭代演進(jìn)。如今，基于硅中介層（帶TSV）或硅橋和最新的重布線層（RDL）扇出及HD襯底，新型先進(jìn)封裝已然誕生。

Multi-Die系統(tǒng)成功的關(guān)鍵在于能夠保障系統(tǒng)在不同制造和組裝階段的可測試性，并確保系統(tǒng)在現(xiàn)場可靠運(yùn)行。Multi-Die系統(tǒng)需采用額外的組裝步驟和更復(fù)雜的凸塊與封裝技術(shù)，因此目前單片設(shè)計領(lǐng)域的技術(shù)已經(jīng)難以滿足其對于測試和可靠性程序的要求。

裸片和封裝本身應(yīng)經(jīng)過預(yù)先測試，以確保在封裝裸片之前，檢測出所有存在缺陷的裸片或封裝元件。如果組裝后才發(fā)現(xiàn)裸片存在缺陷，那么整個Multi-Die系統(tǒng)都必須報廢，這無疑會嚴(yán)重影響成本。這種對裸片進(jìn)行測試的過程，被稱作“已知良好裸片（KGD）測試”。 

組裝工藝因所選用的封裝技術(shù)不同而有所差異。例如，在“先放置芯片”技術(shù)中，會首先布置裸片，然后以此為基礎(chǔ)建立互連。但此類技術(shù)不允許進(jìn)行“已知良好封裝”測試，因此如果互連出現(xiàn)故障，可能會導(dǎo)致原本良好的裸片也被一并報廢。而在“后放置芯片”技術(shù)中，會先單獨(dú)建立互連，然后在此之上組裝裸片，這樣便可以在組裝之前對封裝進(jìn)行預(yù)先測試，從而降低良好裸片報廢的可能性。

Multi-Die系統(tǒng)可測試性解決方案可分為以下幾個方面：

本技術(shù)簡訊介紹了一種領(lǐng)先的綜合可測試性解決方案，利用UCIe IP來確保Multi-Die系統(tǒng)的可靠性。

UCIe接口的DFT

為實(shí)現(xiàn)UCIe接口的高測試覆蓋率解決方案，需在UCIe IP中融入豐富的可測試性功能，以便在裸片測試階段篩選出有缺陷的裸片。其中部分功能包括：

此外，在完成封裝組裝之后，若能進(jìn)一步將測試覆蓋范圍拓展至Die-to-Die鏈路，將有助于提高測試覆蓋率。相關(guān)功能包括：

UCIe測試和修復(fù)

先進(jìn)封裝借助硅中介層或RDL中介層上的細(xì)間距微凸塊工藝以及布線技術(shù)，實(shí)現(xiàn)了高密度布線。在組裝過程中，一些微凸塊連接可能無法完美成形，甚至?xí)霈F(xiàn)斷裂的情況。而UCIe能夠在組裝后對這些連接進(jìn)行測試和修復(fù)，以挽回潛在的良率損失。

UCIe測試和修復(fù)分別在生產(chǎn)測試環(huán)節(jié)以及鏈路初始化階段展開。在測試階段，系統(tǒng)會以低速檢查各個鏈路是否存在缺陷。發(fā)現(xiàn)存在缺陷的鏈路后，系統(tǒng)會將數(shù)據(jù)重新路由至UCIe標(biāo)準(zhǔn)預(yù)先定義的備用鏈路，以進(jìn)行修復(fù)。

針對先進(jìn)封裝的UCIe配置，系統(tǒng)在每個方向（TX和RX）上包含了多達(dá)8個備用引腳，以便能夠修復(fù)所有功能鏈路：

當(dāng)Die-to-Die鏈路上不存在有效流量時，便會執(zhí)行測試和修復(fù)。修復(fù)完成且鏈路初始化后，就可以假定鏈路狀況良好，流量可以順利通過。生成的PHY配置稱為“PHY修復(fù)簽名”，存儲在鏈路兩端的內(nèi)部寄存器中。

在運(yùn)行過程中，因老化或其他原因造成的微凸塊特征退化可能會影響鏈路性能。協(xié)議層面的檢測有助于察覺相關(guān)的性能下降情況，其具體表現(xiàn)為誤碼率（BER）上升，最糟糕的情形則是出現(xiàn)數(shù)據(jù)丟失。出現(xiàn)這種狀況時，預(yù)計鏈路將中斷，并將進(jìn)行新的測試和修復(fù)步驟。

然而，一些應(yīng)用對Die-to-Die鏈路上的流量連續(xù)性有著嚴(yán)格的要求，無法接受流量在運(yùn)行時中斷的情況。為此，可測試性解決方案在各個UCIe接收器引腳中添加了信號完整性監(jiān)控器（SIM）。

▲使用內(nèi)置備用鏈路進(jìn)行鏈路修復(fù)

信號完整性監(jiān)控器

SIM監(jiān)控器是嵌入到接收器上的小塊。在正常運(yùn)行過程中，SIM監(jiān)控器不斷檢測接收器引腳處的信號，以識別信號特征的變化，這些變化可能會影響鏈路性能，或表明鏈路存在異常，可能會在不久后中斷。

各個傳感器采集的數(shù)據(jù)將集中傳輸至接口外的監(jiān)控、測試和修復(fù)（MTR）控制器中，以便進(jìn)一步處理。通過匯總來自多個UCIe鏈路的數(shù)據(jù)，開發(fā)者可以即時了解Multi-Die系統(tǒng)的運(yùn)行狀況，并對鏈路進(jìn)行預(yù)測性維護(hù)。

如果通過該程序預(yù)測出特定鏈路可能會發(fā)生故障，則可禁用該鏈路，并利用UCIe PHY修復(fù)機(jī)制將數(shù)據(jù)重新路由至其中一個備用鏈路，甚至無需中斷流量。

▲ UCIe鏈路的運(yùn)行狀況監(jiān)控解決方案

加快喚醒時間

雖然假定大多數(shù)Die-to-Die接口用例（例如在服務(wù)器拆分或擴(kuò)展時）的流量模式在運(yùn)行過程中是穩(wěn)定的，但有時，流量可能會呈現(xiàn)突發(fā)行為。在這些情況下，最好將接口設(shè)置為低功耗模式，以便在沒有流量時節(jié)省電力。通過避免測試和修復(fù)過程，并依賴先前PHY初始化時創(chuàng)建的UCIe PHY修復(fù)簽名，可加速鏈路的重新初始化。

這一概念可進(jìn)一步擴(kuò)展到裸片完全斷電的情況。在這類情況下，系統(tǒng)將從PHY中檢索PHY修復(fù)簽名，并將其存儲于裸片上永久存儲器（閃存的eFuse）中。該存儲器可能會存儲多個簽名，涵蓋不同用例或條件，從而提高用戶靈活性。

利用UCIe加速裸片測試

測試時間十分寶貴。通過分層劃分測試策略以并行運(yùn)行不同裸片的測試，可以縮短測試時間。要想在Multi-Die系統(tǒng)中跨多個裸片擴(kuò)展層次結(jié)構(gòu)，可分層連接兩個裸片的測試基礎(chǔ)結(jié)構(gòu)。這樣一來，就可以通過主裸片中的單個JTAG（或類似）測試接口訪問Multi-Die系統(tǒng)中的所有裸片。

測試時間的限制通常是將測試向量加載或讀取到裸片的時間。JTAG接口可能會成為速度提升的瓶頸。為了克服這一限制，開發(fā)者可以使用PCI Express（PCIe）或USB等現(xiàn)有高速接口作為測試設(shè)備的接口。針對該接口，打包測試向量和命令，然后在生產(chǎn)測試階段在裸片上進(jìn)行拆包。

許多裸片并不具備高速接口，但在測試過程中，UCIe Die-to-Die接口可用于在裸片之間高速傳輸大量測試向量和命令。UCI Die-to-Die接口在不增加引腳數(shù)量的情況下，將高速DFT訪問擴(kuò)展到整個Multi-Die系統(tǒng)，這對于IO和面積有限的裸片尤為重要。

總結(jié)

除了UCIe Die-to-Die接口，可連接所有內(nèi)部塊的測試、修復(fù)和監(jiān)控結(jié)構(gòu)是實(shí)現(xiàn)所有這些測試和可靠性增強(qiáng)功能的共同特征。該結(jié)構(gòu)覆蓋了Multi-Die系統(tǒng)中的各個裸片，提供結(jié)構(gòu)化分層基礎(chǔ)結(jié)構(gòu)來實(shí)現(xiàn)以下重要功能：

新思科技擁有全面且可擴(kuò)展的Multi-Die系統(tǒng)解決方案，包括EDA和IP，可實(shí)現(xiàn)快速異構(gòu)集成。為了實(shí)現(xiàn)安全可靠的Die-to-Die連接，新思科技推出了完整的UCIe控制器、PHY和驗證IP解決方案。作為新思科技SLM與測試系列的一部分，我們提供完整的UCIe監(jiān)控、測試和修復(fù)（MTR）解決方案，以及STAR分層系統(tǒng)（SHS）解決方案。MTR解決方案包括用于測量UCIe通道信號質(zhì)量的信號完整性監(jiān)控器、用于自測的BIST和用于冗余通道分配的修復(fù)邏輯；而SHS解決方案則是支持行業(yè)標(biāo)準(zhǔn)IEEE 1687、IEEE 1149.1、IEEE 1838接口的連接結(jié)構(gòu)。通過這些完整的解決方案，開發(fā)者能夠在芯片生命周期的各個階段，以高效且經(jīng)濟(jì)的方式監(jiān)控UCIe的運(yùn)行狀況，這對于Multi-Die系統(tǒng)的可靠運(yùn)行至關(guān)重要。