
技術基礎
由客戶開發的超高
收斂度設計流程正式面世
通過統一的物理綜合
來提高邏輯和物理一致性
一家移動通信領域的半導體公司希望統一邏輯綜合和布局流程,如自動版圖設計。該公司使用Fusion Compiler統一界面創建了統一的物理綜合流程,以實現以下目標:
● 更好的PPA
● 更快的運行時間
● 更好的邏輯和物理一致性
下圖總結了該客戶在Arm Cortex-A73上取得的設計結果,各方面指標都得到了全面的改進。
綜合前進行設計規劃
提高收斂能力
一家高性能計算公司希望在預綜合階段對通過RAM的關鍵信號線進行預布線和緩沖器(buffer)插入,這樣做的目標是:
● 提高時序并改善關鍵信號線的擁塞
● 無需調用多個工具/界面
同樣,該流程采用Fusion Compiler統一界面進行開發,開發結果總結如下表所示。這也是通過方法學的創新實現巨大收益的成功案例。
通過布局前的時鐘綜合
來改善時序一致性
一家數據中心網絡公司希望在布局之前創建早期的H樹時鐘主干線,以實現以下目標:
● 更好的PPA
● 改善時序收斂能力
下圖總結了使用Fusion Compiler統一界面的結果。在這一案例中,總負余量 (TNS) 成功改善了50%。
通過基于布局的
邏輯優化來提高PPA
一家數據中心網絡公司希望在布局之前創建早期的H樹時鐘主干線,以實現以下目標:
● 提高結果質量,加快運行時間
● 提高時鐘樹綜合的設計輸入

實現結果如下表所示,該公司同樣實現了全面的改進,達成了所有的目標。
未來展望
機器學習和預測可為芯片設計流程帶來巨大益處。例如,Fusion Compiler采用機器預測來加快實現理想的優化解決方案,并防止DRC/時序在下游出現意外。機器學習的有效性直接取決于訓練數據的質量。除了在之前的設計迭代階段或項目中積累的大數據外,我們還有機會在流程的初期、在同一個運行過程中、或針對當前的設計版本來強化訓練數據,這對于下游操作非常重要。
我們對上述客戶取得的成效深感欣慰。我們已做好充足準備,協助更多客戶打開自定義開發超高收斂度設計流程的新世界大門。目前,所有客戶都能自由地對設計流程進行創新。
關注新思科技視頻號
了解更多芯片科普小視頻