2025年了，FD-SOI還有機會做大市場嗎？

EDN電子技術設計 2025-10-09 16:57

告別加班！讓你的AI調試效率翻倍！ 2026 Siemens EDA Forum 七大核心環節全景解析

引言：聽說FD-SOI接下來就要走向10nm了，連CD關鍵參數都有了，但FD-SOI能承接得上新市場嗎？

FD-SOI工藝技術及其生態發展情況我們每年都在關注。就像戴偉民（芯原股份創始人、董事長兼總裁）在前不久的第十屆上海FD-SOI論壇上說的，最早論壇開啟時，大家都在問作為一種不同于傳統bulk CMOS工藝、相較FinFET也不同路線的技術，真的有foundry廠去做嗎？Foundry廠則要問是否有芯片設計客戶？芯片設計企業會問IP在哪兒？IP供應商要追溯誰來做資金支持、做完以后foundry能不能造......“這是個雞與蛋的問題。”

到過去兩屆FD-SOI論壇，我們已經在歷史文章里比較詳細地談過FD-SOI工藝的生態發展情況，乃至FD-SOI也在走向10nm先進制造工藝節點的事實：CEA-Leti甚至已經在去年宣布了10nm與7nm FD-SOI試產線。簡單來說，FD-SOI事實上已經是個大規模量產的技術，涵蓋在通信、汽車、IoT，乃至可以走量的智能移動設備等諸多領域。

CEA-Leti呈現的通信、汽車、智能設備領域內采用FD-SOI工藝的頭部企業及案例

基于本屆FD-SOI論壇，今年我們從市場現狀、工藝展望、生態潛力三個角度來談談FD-SOI未來幾年可能的走勢。

FD-SOI已量產節點及應用情況

我們每年都在總結和完善FD-SOI技術的優勢：（1）完全耗盡溝道（fully depleted channel）+BOX（buried oxide）帶來的低漏電與功耗性能控制，帶來顯著的低功耗特性；

（2）出色的RF射頻表現，由無摻雜硅溝道（undoped channel）帶來的低失配（low-mismatch）、高性能RF——而且由于BOX的天然隔離和body-biasing，FD-SOI更容易將RF、數字電路集成到一起；（3）天然適合集成嵌入式非易失性存儲應用如MRAM, RRAM，實現更出色的智能和安全性；

意法半導體在主題演講中展示的面向汽車MCU時，基于自適應前向體偏置，28nm FD-SOI工藝相比傳統28nm bulk CMOS工藝至多能降低35%的漏電，總功耗降低15%，在standby模式下能節省99%的功耗；右邊的柱狀圖還提到了FD-SOI工藝更出色的魯棒性，達成了低得多的軟失效率...

（4）body-biasing體偏置特性是值得單獨拿來談的。body-biasing相當于給設計者多了個背柵控制選項（所謂的“四端器件”），增加晶體管特征參數調節靈活性。具體如DBB（Dynamic Body-Biasing，動態體偏置）有助于實現動態的功耗與性能控制；而ABB（Adaptive Body-Biasing，自適應體偏置）則能夠緩解工藝變量（process variation）和其他因素，給流片或制造帶來的工藝誤差。

今年論壇對body-biasing技術的探討明顯相較過去幾屆更為頻繁。CEA-Leti在談10nm以下的FD-SOI技術話題時則直接說body-biasing給芯片性能與能效帶來的價值，基本就相當于遷移到下一個工藝節點。而對body-biasing的深入探討，本身也表現出FD-SOI技術與生態正走向完善。

CEA-Leti援引來自GlobalFoundries的數據：基于軟件控制的ABB帶來的能效增益；Martin說這組數據可能太舊了，但大方向不變：體偏置帶來的效果約等于遷移到下一個工藝節點...

舉個具體的例子，ED Kaste（格羅方德超低功耗產品線高級副總裁）在演講中談到GlobalFoundries面向芯片設計企業在推基于22nm FD-SOI、名為22FDX AI solution kit的解決方案套裝——這是個采用Arm Cortex-M85核心，搭配AI加速器，還囊括緊耦合存儲系統的“解決方案套裝”，在邊緣AI應用中相當受歡迎。該方案就應用了dynamic body-biasing，宣傳中提到方案達成“最低的動態與漏電功耗”。

（5）另外可補充，不少嘉賓都認同12nm FD-SOI工藝可與7nm FinFET工藝比肩，則在半導體產業鏈布局走向區域化的情況下，這里還可以增加一條FD-SOI的優勢：暫時不需要EUV光刻——Martin Gallezot（CEA-Leti硅組件部門副主管）呈現FD-SOI工藝路線圖上的10nm FD-SOI也不需要EUV，這對供應鏈安全顯然是個利好。所以Pierre Barnabe（Soitec首席執行官）才說：中國半導體產業正處在高速發展期，FD-SOI亦如是，“這兩條線在今天交匯”...

那么FD-SOI工藝現在發展到哪兒了呢？關注FD-SOI生態的讀者應該知道，foundry與fab制造方面的幾個主要市場玩家有：GlobalFoundries、Samsung Foundry（三星晶圓代工）、意法半導體等。

GlobalFoundries作為foundry廠從2019年開始量產22FDX工藝，后續已經在德國、美國等多地實現了上量。Ed的說法是，FD-SOI產線彼時起連續數年實現了50%的產量增長（不單是22FDX這一個節點）：第一波應用是智能攝像頭、智能音箱之類的IoT應用；很快智能移動設備的無線連接模組也開始起量；

后續預計汽車的MCU、毫米波雷達等應用將再度拉起一波高速增長——“還要考慮到不少55/40nm節點的應用正遷往28/22nm，我們預計22FDX會占據這些應用領域更大的份額。”

Ed總結22FDX獲得市場的方向很明確：最佳的RF性能、低功耗、集成MRAM/RRAM等非易失性存儲這三大特性。上面的路線圖呈現了自今年往后，GlobalFoundries在FD-SOI工藝方向上的規劃，包括RF射頻平臺、選擇集成eNVM、低功耗與向前兼容技術等方面的走向。

值得一提的是，雖然GlobalFoundries這次基本沒怎么談演進版22FDX+，但芯原已經有基于22FDX+的IP上線，本文的點部分會提到——22nm改良工藝應當還是如期而至的。只不過很可惜GlobalFoundries未提起前兩屆曾提過的12FDX節點。

而Samsung Foundry的FD-SOI工藝與意法半導體合作推進，技術路線如上圖所示。28FDS是已經量產的28nm FD-SOI工藝——Taejoong Song（三星晶圓代工副總裁、技術規劃部門2主管）在演講中說，“得益于完全耗盡溝道和body biasing帶來的技術優勢”，過去8年Samsung Foundry的28FDS晶圓出貨量超過了350K片；

此前我們的報道提過，三星后續的18FDS工藝，結合了28FDS的前端（FEOL）及其14FinFET的后端（BEOL）——這是個典型實現了平滑遷移的混種工藝，相較28FDS性能提升25%，功耗下降40%，器件排布密度提升能夠讓die size至多節約35%。

在18FDS之后還有個18FDS+節點，PPA的提升系數分別為1.14x, 0.7x, 0.96x——主要基于DTCO和工藝層面對柵極、源/漏極的工程改進實現。

三星這次沒有明確18FDS和18FDS+的量產時間，不過意法半導體也在主題演講中提起了18nm FD-SOI——曹志平（意法半導體執行副總裁，中國區總裁）表示18nm FD-SOI預計在Samsung Foundry的韓國工廠及意法半導體的法國（克羅勒）工廠實現量產，以期達成更好的供應鏈韌性；

且明確帶PCM（相變存儲）的18nm FD-SOI相較40nm eNVM可達成50%的能耗比提升（處理應用層面帶來更高的處理器與加速器性能）、2.5倍的存儲密度提升（更大容量的片上存儲）、3倍的數字電路密度（可集成更多數字外圍），以及RF噪聲方面獲得3dB增益（無線MCU更出色的性能）。

“今年我們已經開始面向少量客戶提供18nm FD-SOI出樣，預計明年開始全面出貨。”這是個明確信號，且從意法預期將18nm FD-SOI + PCM應用于STM32系列MCU這一點來看，18nm FD-SOI的產量有望快速大幅躍升——雖然具體產能情況仍未知。

最后再談談三星和意法對FD-SOI工藝的應用預期。三星明確提到他們對于FD-SOI的應用，著眼在可穿戴設備、IoT、汽車域控制器（zonal controllers）。而且三星認為，當面向這三大應用方向時，單純就28 bulk, 28FDS, 18FDS三個工藝節點組成的市場，很快后兩者將吃下40%的份額——相較現在28FDS不到20%實現大幅提升。

從意法的Stella及STM32這類重量級微控制器產品線都將陸續有更多芯片基于FD-SOI工藝的規劃來看，三星的判斷應該是大致靠譜的。曹志平另外還提到意法半導體也將28nm FD-SOI工藝用在了汽車雷達、低軌衛星（搭配BiCMOS）等相關應用上。

當用于汽車雷達時，FD-SOI達成更高的集成度也就有效降低了BOM成本、功耗，更多的數字特性及更好的RF射頻性能；至于低軌衛星應用方向，據說意法迄今出貨的芯片數量已經超過40億片，總體芯片面積拼起來大約相當于兩個橄欖球場的大小——后續還將基于FD-SOI和BiCMOS進行持續的量產出貨。

另外值得一提的是，曹志平在演講中提了一句：意法半導體在自家fab廠的后道封裝部分，面向FD-SOI已經在用面板級封裝（panel-level packaging）——一般我們說面板級封裝對吞吐量有巨大價值，可見意法對FD-SOI技術的信心還是相當充足。有關FD-SOI的應用，后文還將做展開——尤其在邊緣AI技術如此盛行的當下，FD-SOI的未來也出現了更多可能性。

<10nm FD-SOI工藝進展：傳說還是現實？

鑒于近兩屆FD-SOI論壇上，GlobalFoundries都對12FDX的量產時間避而不談，即便三星與意法的18FDS的確箭在弦上——這項工藝的底層晶體管器件依舊延續了28FDS，讓不少人對FD-SOI走向更細密工藝節點持懷疑態度。

Ed在圓桌環節坦言22nm FD-SOI仍是汽車、邊緣AI等應用的甜點工藝——應用正從55/40nm轉向22nm，所以該節點后續還將長期存在。加上新工藝面臨設計規則重啟和客戶的延續性問題，后續FD-SOI工藝的發展還是要基于客戶和應用需求一步步走。陳文華（清華大學電子工程系教授）就在圓桌討論中提到，對于RF射頻電路而言，<22nm的工藝節點實則已經很難帶來性能收益。

曹志平則表示數年后18nm（18FDS）可能會成為FD-SOI技術的甜點工藝，“或許3年”“達成最佳平衡”。不過他也同時提到，再往后推進，“有一些應用可能會需要12nm或更先進的工藝——存在可行性。”“我們還是需要考慮到復雜性、成本，以及如何利用好FD-SOI特性這些問題之間的平衡性。”

不過在真正的干貨呈現上，今年論壇上CEA-Leti罕見地在主題演講中詳談了現階段FD-SOI于<10nm工藝節點上的技術進展，給出的數據也稱得上詳實。下面這張圖是Leti的FD-SOI工藝節點演進路線圖，其中出現了10nm和7nm節點。這讓我們有機會明確未來FD-SOI工藝節點的發展走向。

Martin強調雖然Leti并非foundry廠，真正的量產工藝由foundry廠或IDM決策，但Leti的工藝開發也基于“生產級別的設備（production grade equipment）”，“我們有潔凈間采用生產級別的設備用于R&D——和fab廠里頭的設備一致。”“所以我們的路線圖雖然并不是已經可量產的節點，但對客戶——主要是foundry廠——后續是可以將其開發成為產品的。”Martin解釋說。

其中標注有Ft截止頻率，及CPP（Contact Poly Pitch）、金屬間距（Mx）數據。對于10nm FD-SOI，“關鍵點之一就是加強的電子遷移率，同時采用雙隔離（dual isolation）和雙金屬柵（metal gate）”。Martin并未對7nm解釋太多，只大致提到其性能理應優于7nm FinFET——從后面的發言來看，Leti應該也尚未就7nm FD-SOI工藝做好明確的路線規劃。

上面這三張圖分別給出了10nm FD-SOI更詳盡的規格數據，包括柵極長度等關鍵物理參數以及電氣性能，以及CPP和金屬層間距參數相比22/18/14nm以往各代的對比，也是很多技術愛好者比較關注的“晶體管密度”數據強相關的信息，包括柵極長度（Lg）20nm, CPP 68nm, M1-M3間距最小48nm，相比18/14nm節點的確是顯著的迭代，而非相同節點的同代演進。

受限于篇幅，本文無法對其中細節，以及Leti在其中具體做了什么、解決了哪些問題再做詳解——尤其Martin實際上還就靜電控制、NMOS與PMO的應力控制（strain engineering）、模擬與RF性能提升做了更多的解釋——后續有機會，我們就這部分再行撰文。Martin補充說：當然我們只是做了其中一部分工作，包括BOX厚度控制、柵極堆棧提升等，部分是與Soitec合作完成的。

值得一提的是，Martin特別強調了10nm FD-SOI作為“最先進”也可能是“最后”的gate-first（先柵，先形成柵介電層和柵電極，然后進行源漏極的離子摻雜）工藝，“雖然對設計者而言可能沒什么關系，但對成本有影響”——原話是does matter to financial comunity，“因為gate-first意味著更低的成本”，“也不需要EUV”...

“所謂的兩條腿走路，也需要為低成本、高產量需求的技術做好準備”——這里的“兩條腿走路”最早是戴偉民提出的FD-SOI和FinFET并非一方取代另一方的關系，而是并行發展。所以Martin說，10nm FD-SOI因此“很適用于低成本、高產量需求的應用”，因為包括接下來的7nm FD-SOI“我想應該會需要采用gate-last（后柵）工藝了，雖然現在還在討論之中”。

這部分最后看個時間表展望：“雖然現在的生產設計尚未做好準備，但我們為評估技術，原始模型的PDK還是有用的。”2026年中預期會有PDK v0.1.x發布，新增了一些器件和單元選擇；后續的DP v1.1在2027年初問世，包含更完整的設計生態構成。

雖然還是那句話，“并非生產級技術，后續會成為生產級”，Martin仍然表示“10nm正處在穩定開發狀態，按時間表推進；它會有更高的密度，更出色的body biasing效果——實現在低功耗和高性能之間更靈活的切換”。同時“下一步是7nm，期望能在未來幾年內為各位呈現”。

Pierre在圓桌環節談到，“我們正與諸多關鍵市場玩家在12、10nm節點上合作，積極面向市場在未來數年內推出12、10nm節點。”而7nm FD-SOI則能夠達到4/5nm FinFET工藝的性能水平。

他特別提到了一種名為“strained SOI”的技術方案，“能夠幫助縮減節點，讓FD-SOI技術走向10nm以下”——聽起來和Martin所說應力工程（strain engineering）方面的努力有關，有機會達成更高的電子遷移率。只不過從Pierre的發言來看，這項技術走向可行還需要幾年時間（it's feasible in the decade to come）。

FD-SOI生態做大的機會在哪兒？

無論如何，當FD-SOI生態的所有參與者開始討論是否要走向先進制造工藝這個話題，都一定程度表明了該生態已經發展到了一定規模，而不像幾年前那樣還在談FD-SOI是否完備的問題：

比如在foundry之外的IP層面，芯原很早就開始了對FD-SOI的支持，在基于FD-SOI的混合信號IP、RF IP、接口類IP都已經相當全面，汪志偉（芯原股份執行副總裁、定制芯片平臺事業部總經理）就談到如果要在28/22nm FD-SOI工藝平臺上設計一款MCU，“除了CPU以外，其他IP芯原都能提供。”

典型產品像是此前我們撰文提過數次的兩節5號電池續航2年的家用安全攝像頭，其中的SoC就基于28/22nm FD-SOI，“所有的模擬、數模混合IP，包括RTC, LDO, PLL, ADC, 64QAM的802.11ah WiFi IP都來自芯原。”汪志偉說，“芯原提供turn-key的量產服務。”

再比如上圖健康監測方向上，率先用上22FDX+的解決方案。VeriHealth健康監測平臺上，“從IP到芯片，再到軟件的完整解決方案”，“現在還在做血糖監測的研究與算法IP設計”；在膠囊腸鏡應用方向上就首度用上了22FDX+工藝，“這類應用對低功耗要求很高，因為可能要在人體內待上20小時以上——22FDX+有更出色的能效，面積也有優勢”，汪志偉說這款芯片近期就準備流片...

單純從芯原作為IP供應商的例子，實則也能看出FD-SOI生態的基本盤已經相對穩固。而更長遠的問題，也關乎后續是否量產更先進制造工藝的問題，就在于FD-SOI生態的盤子怎么做大。

這里分享一個論壇上有數名嘉賓提到的有趣觀點：曹志平在談FD-SOI是否需要更先進制造工藝的問題時說：“如果某個應用需要更先進的制造工藝，而它已經用上了成熟的FinFET技術，我想這可能就不是FD-SOI的機會。”

這聽起來是句“正確的廢話”，但實際上它強調了不要試圖用FD-SOI技術去取代FinFET既有市場，而應該考慮FD-SOI技術的獨特性。恰好對應Pierre的發言：“10/12nm FD-SOI工藝會開辟新型應用，未來5年內就會看到FD-SOI滲透率的提升。”他在談到生態構建重要性的時候說，保持FD-SOI的競爭力，“我們需要為明天構建起設計。”

Handel Jones（IBS首席執行官）也在圓桌發言中提到NVIDIA從2006年就開始打造CUDA的例子，“我們去看GlobalFoundries的22FDX性能，真的挺棒的。去比較7nm FinFET和12nm FD-SOI，后者也能勝出。”

“但我認為從FD-SOI生態系統的角度考慮，一方面是供給端推進（supply push），另一方面是需求端拉動（demand pull）。”尤其從需求端思考，“整個市場的需求潛力是遠高于供給的。”Handel談到了7nm FinFET晶圓現如今的月產能，在12nm FD-SOI有機會在技術上因為低功耗、高能效特色，可取代7nm FinFET的情況下，FD-SOI“完全有機會創造市場，而不是等著客戶來找我們。”

具體是哪些市場？IBS給出的屬于FD-SOI的市場機會預期如下：

細分項涵蓋了CIS（CMOS圖像傳感器）后端的ISP（圖像信號處理器）——也是IBS看來最大的市場機會，因為其市場空間將會十分巨大——2030年有機會超過每月600k晶圓的需求：尤其在這類芯片正從40nm轉向28nm的當下，相較28 bulk傳統工藝，22FDX是個顯著更優的選擇。

隨后還有耳機、ToF/SL處理器、TDDI（觸控與顯示驅動器）、MCU，以及涵蓋智能手表、健康追蹤設備等應用方向。這些實則無一例外與邊緣AI密切相關。或者說邊緣AI就是FD-SOI實現市場擴容的絕佳機會窗口，乃至在12nm FD-SOI若有機會起量，則可完全替代7nm FinFET的前沿邊緣AI應用上，Handel補充說“尤其在中國市場”。

另外在該應用場景內，有個芯原特別看重的市場機會：AI眼鏡。戴偉民在圓桌環節多次提到了AI眼鏡市場的潛在價值，尤其該應用方向與FD-SOI技術的高度契合：AI眼鏡存在續航、重量、性能的“不可能三角”，而FD-SOI在RF射頻、非易失性存儲高集成度實現，長續航與短時高性能彈性需求上，都不是同代FinFET工藝可比。

“現在用4nm, 6nm的AI眼鏡芯片真的必要嗎？我看未必。我們已經給客戶做了基于22nm FD-SOI工藝的芯片，效果很不錯——從低功耗等各方面都比FinFET先進工藝的競品要強。”戴偉民說的方案應該是芯原基于22FDX+所推AI眼鏡SoC參考平臺產品，汪志偉介紹說該平臺實現了更精簡的面積、更低的功耗，還集成了MRAM以及諸多來自芯原的IP.

“我們當然可以等著應用來，但很顯然我們應該主動去提供解決方案”，才有機會收獲市場——對應Handel提到從需求著眼、領銜應用（pioneer those applications）的重要性，“我想尤其在邊緣AI領域要獲得機會和領導者地位，就要求在解決方案上創新，同時與關鍵客戶合作。”

“上產能、構建用戶基礎固然需要時間，但我始終認為我們需要有AI時代下更遠大的目標（more ambitious goal in terms of the next phase of AI）。”

CEA-Leti在資料中呈現的10nm FD-SOI器件結構圖

最后用戴偉民在圓桌終了對于FD-SOI發展情況的總結做結：其一，許多芯片設計者還沒有真正將body-biasing特性用好，“很多人還不會用——如果真的用好了，在某些場景或許并不需要用先進工藝，就能解決問題”；其二，22FDX固然很不錯，但發展更先進節點仍然是必要的，即便單純的RF應用不需要，數字電路密度依舊是有需要的。

Handel對FD-SOI生態的總結很到位，如今欠缺的是市場參與者的主動性，包括在有市場海量需求情況下的積極性及FD-SOI生態下的玩家是否真的有產能可應接這么大的量——即便這可能又是個雞與蛋和亟待破局的新問題——只不過這次的問題在于如何做大市場，而不是早年的做與不做。

登錄閱讀全文



免責聲明：該內容由專欄作者授權發布或作者轉載，目的在于傳遞更多信息，并不代表本網贊同其觀點，本站亦不保證或承諾內容真實性等。若內容或圖片侵犯您的權益，請及時聯系本站刪除。侵權投訴聯系：? nick.zong@aspencore.com！

EDN電子技術設計 EDN China電子技術設計為電子設計工程師和設計經理人提供前沿深度的電子資訊、設計實例應用方案。

進入專欄

評論

EDN電子技術設計 EDN China電子技術設計為電子設計工程師和設計經理人提供前沿深度的電子資訊、設計實例應用方案。

文章：2061篇粉絲：57人

 私信

2025年了，FD-SOI還有機會做大市場嗎？

最近文章

熱門文章

推薦

最新資訊