點(diǎn)擊上方藍(lán)字關(guān)注我們
在晶體管-晶體管邏輯（TTL）電路家族的設(shè)計(jì)中，輸出級(jí)電路的性能直接決定了其驅(qū)動(dòng)能力、開關(guān)速度和功耗等關(guān)鍵指標(biāo)。圖騰柱（Totem-Pole）輸出結(jié)構(gòu)是TTL邏輯門（如74LS系列）中最為經(jīng)典和廣泛采用的輸出級(jí)拓?fù)洹Ｔ撁Q形象地描述了其輸出晶體管Q3與Q4在電路圖中的垂直堆疊形態(tài)。這種設(shè)計(jì)的核心目標(biāo)是提供一種低輸出阻抗的推挽式（Push-Pull）驅(qū)動(dòng)方案，以克服早期邏輯電路（如RTL、DTL）中采用無(wú)源上拉電阻所帶來(lái)的速度慢、驅(qū)動(dòng)能力不對(duì)稱等固有缺陷。本文旨在深入解析標(biāo)準(zhǔn)TTL圖騰柱輸出級(jí)的電路構(gòu)成、工作原理及其關(guān)鍵性能特征。
自舉電路在高功率應(yīng)用中的不足
標(biāo)準(zhǔn)的圖騰柱輸出級(jí)主要由三個(gè)核心半導(dǎo)體器件和一個(gè)限流電阻構(gòu)成：上管NPN晶體管Q3、下管NPN晶體管Q4以及一個(gè)肖特基二極管或普通二極管D。此外，通常串聯(lián)一個(gè)小阻值的電阻R3以限制上管Q3導(dǎo)通時(shí)的瞬態(tài)電流。該輸出級(jí)的前級(jí)通常是一個(gè)相位分離器（Phase-Splitter）晶體管（通常標(biāo)記為Q2），其集電極和發(fā)射極分別控制著Q3和Q4的基極狀態(tài)，從而實(shí)現(xiàn)輸出級(jí)的推挽動(dòng)作。其工作機(jī)理可分為兩種穩(wěn)態(tài)：
紅色實(shí)線--充電路徑、藍(lán)色虛線--放電路徑
輸出高電平（Logic '1'）狀態(tài)：當(dāng)邏輯門的輸入使其前級(jí)相位分離器Q2截止時(shí)，Q2的集電極電位上升，通過(guò)上拉電阻為Q3的基極提供正向偏置電流，使Q3導(dǎo)通并進(jìn)入放大區(qū)或飽和區(qū)。同時(shí)，Q2的發(fā)射極無(wú)電流輸出，導(dǎo)致下管Q4的基極電位被下拉至地，使其可靠截止。此時(shí)，電源Vcc通過(guò)導(dǎo)通的Q3、二極管D以及限流電阻R3向負(fù)載提供拉電流（Source Current），將輸出端電壓Vout拉高。理想情況下，Vout ≈ Vcc - VBE(Q3) - VD。由于Q3是主動(dòng)導(dǎo)通，其輸出阻抗遠(yuǎn)低于無(wú)源電阻，因此能快速地為負(fù)載電容充電，這是其高速性能的關(guān)鍵。
輸出低電平（Logic '0'）狀態(tài)：當(dāng)邏輯門的輸入使得前級(jí)相位分離器Q2飽和導(dǎo)通時(shí)，Q2的發(fā)射極向Q4的基極注入飽和基極電流，使下管Q4進(jìn)入深度飽和狀態(tài)。Q4的飽和導(dǎo)通將輸出端Vout直接鉗位至接近地電位的VCE(sat)（通常為0.1V~0.4V），并具備強(qiáng)大的灌電流（Sink Current）能力，能夠吸收后級(jí)電路或負(fù)載的電流。在此狀態(tài)下，一個(gè)關(guān)鍵的設(shè)計(jì)在于二極管D的存在。此時(shí)Q3的基極電位為VCE(sat)(Q2)，約為0.2V。要使Q3導(dǎo)通，其基射結(jié)（VBE）和二極管D的正向壓降之和必須被克服，即需要VBE(Q3) + VD > VBE(Q4) ≈ 0.7V。由于VCE(sat)(Q2) + VBE(Q4) ≈ 0.2V + 0.7V = 0.9V，而VBE(Q3) + VD ≈ 0.7V + 0.7V = 1.4V，因此Q3的基極電位不足以使其導(dǎo)通，從而確保Q3處于可靠的截止?fàn)顟B(tài)。這一機(jī)制有效防止了Q3和Q4同時(shí)導(dǎo)通而引發(fā)的電源對(duì)地短路（即“直通”或“Shoot-through”）現(xiàn)象，降低了靜態(tài)功耗。
基于上述推挽工作原理，TTL圖騰柱輸出級(jí)展現(xiàn)出一系列優(yōu)越的電氣特性。首先，其在輸出高電平和低電平時(shí)均呈現(xiàn)低輸出阻抗，這使得它能夠提供對(duì)稱且強(qiáng)大的拉/灌電流能力，從而實(shí)現(xiàn)高扇出（Fan-out），通常一個(gè)標(biāo)準(zhǔn)TTL輸出可以驅(qū)動(dòng)多達(dá)10個(gè)標(biāo)準(zhǔn)TTL輸入。其次，主動(dòng)上拉（Active Pull-up）的設(shè)計(jì)顯著縮短了輸出由低到高（tr）的上升時(shí)間，這是TTL電路傳播延遲（平均約10ns）遠(yuǎn)優(yōu)于DTL電路的核心原因之一。然而，該結(jié)構(gòu)也存在固有缺點(diǎn)：在輸出狀態(tài)切換的瞬間，由于晶體管開關(guān)速度的差異，Q3和Q4可能存在一個(gè)極短暫的同時(shí)導(dǎo)通窗口，導(dǎo)致電源Vcc上產(chǎn)生一個(gè)尖銳的電流脈沖，這是TTL電路產(chǎn)生電源噪聲的主要來(lái)源，因此在電路設(shè)計(jì)中必須對(duì)電源進(jìn)行良好的去耦。總而言之，TTL圖騰柱輸出級(jí)是一種在速度、驅(qū)動(dòng)能力和功耗之間取得高效平衡的經(jīng)典設(shè)計(jì)，為后續(xù)CMOS邏輯電路的互補(bǔ)推挽輸出結(jié)構(gòu)奠定了重要的理論和實(shí)踐基礎(chǔ)。
視頻號(hào)開通啦
精品合集
電路方案合集??（點(diǎn)擊進(jìn)入合集）
產(chǎn)品軟硬件方案合集??（點(diǎn)擊進(jìn)入合集）
AltiumDesigner封裝合集??（點(diǎn)擊進(jìn)入合集）
EMC知識(shí)合集??（點(diǎn)擊進(jìn)入合集）
DIY拆解合集??（點(diǎn)擊進(jìn)入合集）
PCB知識(shí)庫(kù)合集??（點(diǎn)擊進(jìn)入合集）
點(diǎn)在看，鼓勵(lì)一下小編！
