射頻采樣ADC設計：如何優化輸入架構以增強系統性能

射頻采樣 ADC 采用深亞微米 CMOS 工藝技術制造，半導體器件的物理特性告訴我們，更小的晶體管幾何形狀支持較低的最大電壓。因此，數據手冊規定了出于可靠性原因而不應超過的絕對最大電壓。將舊器件的數據資料與最先進的 RF 采樣 ADC 的數據資料進行比較，可以證明電壓有所降低。 

在 ADC 對輸入信號進行數字化處理的接收器應用中，系統設計人員必須特別注意絕對最大輸入電壓。該參數直接影響 ADC 的壽命性能和可靠性。不可靠的 ADC 將使整個無線電系統變得無用，并且更換它的成本可能很高。 

為了應對過壓應力的風險，射頻采樣 ADC 包括檢測高閾值的電路，允許接收器通過使用自動增益控制 （AGC） 環路調整增益來進行補償。然而，對于流水線 ADC，與架構相關的固有延遲可能會短暫地將輸入暴露在高電平，從而可能損害 ADC 輸入。本文討論了一種簡單的方法，可以增強 AGC 環路以保護 ADC。 

RF 采樣 ADC 采用多種不同的設計實現，最常見的是流水線架構，它級聯多個級聯以將模擬信號轉換為數字信號。第一階段是最關鍵的，可以是緩沖的，也可以是無緩沖的。選擇使用哪種方法取決于設計要求和性能目標。例如，緩沖 ADC 通常在整個頻率范圍內提供更好的 SFDR，但比無緩沖 ADC 消耗更多的功率。 

前端設計也會根據 ADC 是緩沖的還是無緩沖的而變化。無緩沖 ADC 處理輸入電荷反沖所需的額外串聯電阻也將提高 SFDR 性能。圖1和圖2顯示了AD9625無緩沖和AD9680緩沖RF采樣ADC的簡化等效輸入電路。為簡單起見，僅顯示單端輸入。 

無論采用何種架構，ADC 輸入端的絕對最大可承受電壓都由 MOSFET 可以處理的電壓決定。緩沖輸入比無緩沖輸入更復雜，消耗更多的功率。ADC 采用幾種不同類型的緩沖器，其中最常見的是源極跟隨器。

緩沖和無緩沖 ADC 的故障機制不同，但當允許的最大柵源電壓 （VGS系列） 或漏源電壓 （VDS 系列） 超出。這些電壓如圖 3 所示。 

例如，如果 VDS 系列超過最大允許電壓，則會導致 VDS 系列擊穿故障，通常發生在 MOSFET 處于關斷狀態并且相對于源極向漏極施加過高的電壓時。如果 VGS系列超過最大允許電壓，則會導致 VGS系列穿孔，也稱為氧化物擊穿。這通常發生在 MOSFET 導通并且相對于源極向柵極施加過高的電壓時。 

圖 4 顯示了一個無緩沖的 ADC 輸入。采樣過程由異相時鐘信號 Φ 和 Ф 控制，它們是 MOSFET M1 的采樣/保持信號和 MOSFET M2 的復位信號。當 M1 導通時，M2 關斷，電容 C西 南部跟蹤信號（采樣或軌道模式）。當 M1 關閉時，在 MDAC 中的比較器做出決定后，M2 導通，復位電容器 C西 南部.這將為采樣階段的下一個采樣做好準備。這個電路通常像一臺運轉良好的機器一樣工作。 

然而，高壓輸入使電路暴露在違反 M2 漏源電壓限制的應力下。當對高壓輸入進行采樣時（M1 導通，M2 關斷），M2 暴露在大 V 電壓下DS 系列.M2 關閉的時間不到采樣時鐘的半個周期，但即使是這種瞬態暴露也會降低電路的可靠性，并隨著時間的推移使 ADC 變得無用。M1 暴露在大 V 下DS 系列當處于 reset mode （M1 關閉，M2 打開） 時，因為 input 信號存在于其 drain 上。 

圖 5 顯示了緩沖 ADC 輸入。相同的 clock scheme 適用于 sampling 和 reset 信號。無論相位如何，當緩沖器 M3 的柵極暴露在高壓輸入下時，它都會對產生電流 I1 和 I2 的電路施加壓力。電流源 I1 通過 PMOS 晶體管實現，而 I2 通過 NMOS 晶體管實現。M3 柵極的高電壓會導致 V 過大DS 系列在 I1 和 I2 MOSFET 上。此外，M3 柵極上的高電壓會導致氧化物擊穿（穿穿）。 

緩沖和無緩沖ADC的擊穿機制不同，因此絕對最大輸入電壓也不同，如表1所示。

表1  緩沖和無緩沖 ADC 的絕對最大規格

可以通過多種方式保護 ADC 輸入免受高壓影響。一些 ADC，特別是 RF 采樣 ADC，具有內置電路，可在超過編程閾值時進行檢測和報告。如數據手冊中所規定，這種快速檢測輸出具有一定的延遲，因此它仍然會讓 ADC 輸入在短時間內暴露在外。 

瞬態穩壓器 （TVS） 二極管可以限制過高的電壓，但它們會影響正常工作期間的 ADC 性能。圖 6 顯示了一個使用 TVS 二極管來防止過壓情況的電路。 

盡管 TVS 二極管通過箝位過高電壓來保護 ADC 輸入，但它們會嚴重降低諧波性能。圖 7 顯示了 14 位、250 MSPS 無緩沖 ADC 與 30 MHz、–1 dBFS 輸入（前端有和沒有 TVS 二極管）的 FFT 比較。

TVS 二極管特別會降低奇次諧波的性能，因為它們在不箝位時充當反向偏置二極管。該 PN 二極管具有結電容 CJ0，它與 ADC 內部開關動作產生的非線性反沖電流相互作用，以產生與模擬輸入信號混合的電壓。混合信號在 ADC 內部采樣并產生顯著的三階諧波。過壓條件的時域圖（圖 8）顯示了 TVS 二極管的削波動作。這并不意味著 TVS 二極管不適合 ADC 輸入保護，而只是必須仔細考慮二極管規格以獲得所需的性能。在選擇二極管類型及其參數時，需要更全面地了解。 

由于帶寬和采樣速率已達到 GHz 和 GSPS 范圍，因此 RF 采樣 ADC 簡化了無線電接收器設計，因為它們不需要在 ADC 前面設置那么多混頻級，但這會使 ADC 輸入容易受到過壓應力的影響。圖 9 顯示了 RF 采樣 ADC 的典型放大器驅動前端設計。專為與這些 ADC 接口而設計的新一代放大器具有快速啟動輸入，可通過串行外設接口 （SPI） 進行配置，以將輸出衰減到預定增益。快速攻擊引腳可配置為響應 RF 采樣 ADC 的快速檢測輸出。ADA4961 是具有快速啟動功能的新一代放大器的一個例子。AD9680 和 AD9625 是具有快速檢測特性的射頻采樣 ADC 示例。 

只要輸入電壓在范圍內，圖 9 的拓撲結構就很好。例如，如果該接收器路徑在輸入端突然受到高壓突發的影響，則輸出將上升到放大器電源軌的電壓（在本例中為 5 V）。這導致了一個巨大的擺幅，超過了 ADC 輸入端的絕對最大額定電壓。快速檢測有一些延遲（AD9680-1000為 28 個時鐘周期或 28 ns），因此當快速檢測邏輯輸出告訴放大器觸發快速攻擊時，ADC 已經暴露在高壓下幾個時鐘周期。這可能會降低 ADC 的可靠性，因此無法容忍這種風險的系統設計將需要輔助保護模式。在這些情況下，具有非常低器件和寄生電容的快速作用肖特基二極管非常有用。指定二極管的關鍵參數可在數據手冊中找到。

反向擊穿電壓 （VBR 餐廳） – AD9680輸入引腳的最大輸入電壓 – 相對于AGND約為3.2 V，因此為二極管選擇3 V的反向擊穿電壓。 

結電容 （CJ0） – 二極管電容應盡可能低，以確保二極管在正常工作期間不會影響 ADC 的交流性能 （SNR/SFDR）。 

圖 10 顯示了一個無源前端，在 ADC 前面插入了一個肖特基二極管。無源前端可以輕松證明肖特基二極管可以在不影響交流性能的情況下保護 ADC 輸入。 

射頻采樣 ADC 的輸入頻率高達 2 GHz，因此選擇了射頻肖特基二極管 （RB851Y）。表 2 顯示了 RB851Y 適合該應用的關鍵參數。測試表明，二極管可防止 ADC 輸入超過 AGND 的 3.2 V 絕對最大額定電壓。 

圖 11 顯示了一個暴露在 185 MHz 高壓下的單端輸入（ADC 的 VIN+ 引腳）。肖特基二極管將電壓箝位在 AGND 的 3.0 V 左右，從而防止 ADC 輸入達到 3.2 V 的限值。圖 12 顯示了 AD9680 輸入端的差分信號被肖特基二極管削波。

表2  用于保護RF 采樣 ADC 輸入的肖特基二極管的關鍵參數

接下來，我們測量了正常運行期間的性能。AD9680按照數據手冊的建議進行控制，但對輸入進行了修改，如圖10所示。模擬輸入頻率從 10 MHz 到 2 GHz 不等。C 的超低值J0不應影響 ADC 的 SNR 和 SFDR 性能。 

肖特基二極管完全不會影響 SNR，但 SFDR 在某些頻率上會偏離預期值，如圖 13 所示。這可能是由差分信號不匹配或 ADC 的反沖引起的。該評估板專為從直流到 2 GHz 的寬帶而設計，因此，雖然它在整個頻段上總體上表現良好，但某些元件可能會在某些頻率下與肖特基二極管相互作用。 

大多數應用不使用整個 2GHz 頻段，因此可以通過修改輸入來實現過壓保護，從而將前端調諧到所需的目標信號帶寬。仔細選擇肖特基二極管可以保護 ADC 輸入，使系統設計人員能夠使用最新的快速啟動和快速檢測功能實現放大器驅動的前端電路，如圖 14 所示。 

本文演示了如何使用肖特基二極管來保護 RF 采樣 ADC 的輸入免受過壓應力的影響。仔細檢查二極管的數據手冊是關鍵。需要一個適應該電路的規劃，以便在目標頻帶中實現最佳性能。RF 采樣 ADC 的快速檢測輸出可以與最新放大器的快速啟動輸入通信，以設置自動增益控制環路。

本號對所有原創、轉載文章的陳述與觀點均保持中立，推送文章僅供讀者學習和交流。文章、圖片等版權歸原作者享有。有些文章出處未知，若侵權聯系刪除，投稿/推廣 請加微信：15989459034