圖1｜IC Coder 2.0現(xiàn)已面向個(gè)人開發(fā)者、研發(fā)團(tuán)隊(duì)與企業(yè)用戶全面開放
如希望使用或者采購該工具產(chǎn)品，
請掃碼填寫需求信息
IC Coder是面向FPGA設(shè)計(jì)與驗(yàn)證的AI原生研發(fā)基礎(chǔ)設(shè)施與工程平臺(tái)。系統(tǒng)圍繞真實(shí)工程持續(xù)推進(jìn)需求理解、架構(gòu)規(guī)劃、RTL與TestBench開發(fā)、編譯仿真、日志及波形分析、自主Debug、回歸驗(yàn)證和工程文檔整理，形成可復(fù)現(xiàn)、可審閱、可繼續(xù)開發(fā)的完整工程資產(chǎn)。
IC Coder 2.0已完成內(nèi)測階段的模型、Agent、工具調(diào)用、任務(wù)恢復(fù)、Credits計(jì)費(fèi)與產(chǎn)品服務(wù)鏈路升級(jí)。內(nèi)測期間，超過1000名用戶參與產(chǎn)品體驗(yàn)與工程驗(yàn)證，為全面開放提供了充分的實(shí)際使用反饋。
在真實(shí)項(xiàng)目中，IC Coder能夠長期維護(hù)工程上下文，連續(xù)處理多文件、多模塊、多輪工具調(diào)用和多階段驗(yàn)證任務(wù)；編譯、仿真或環(huán)境出現(xiàn)異常時(shí)，系統(tǒng)保留任務(wù)狀態(tài)，定位原因，調(diào)整執(zhí)行路徑，修復(fù)工程并繼續(xù)回歸，持續(xù)推進(jìn)至項(xiàng)目符合商用交付標(biāo)準(zhǔn)。
內(nèi)測期間，IC Coder的用戶先后在復(fù)雜FFT/IFFT、寬帶I/Q DDC與能量檢測、脈沖雷達(dá)接收前端、8通道超聲波束合成、六片AD7699多速率采集與RS422發(fā)送等項(xiàng)目中開展工程驗(yàn)證。相關(guān)任務(wù)覆蓋多模塊RTL、TestBench、時(shí)序與協(xié)議約束、編譯仿真、日志及波形分析、問題修復(fù)和完整交付。
以下五篇代表性案例已公開項(xiàng)目過程、工程產(chǎn)出與驗(yàn)證證據(jù)：
全面開放后，個(gè)人開發(fā)者可在VS Code擴(kuò)展市場搜索“IC Coder”，安裝官方插件并登錄賬號(hào)，啟動(dòng)真實(shí)FPGA任務(wù)；也可通過官網(wǎng)完成訂閱。企業(yè)與科研用戶可根據(jù)算力、數(shù)據(jù)安全、知識(shí)庫與EDA工具鏈需求，選擇企業(yè)服務(wù)或私有化部署。
如希望使用或者采購該工具產(chǎn)品，
請掃碼填寫需求信息
IC Coder 2.0以全自主AI虛擬FPGA工程師的產(chǎn)品形態(tài)進(jìn)入FPGA研發(fā)主流程。系統(tǒng)圍繞項(xiàng)目目標(biāo)持續(xù)維護(hù)器件與板卡、接口協(xié)議、時(shí)鐘與復(fù)位、時(shí)序約束、跨時(shí)鐘域、驗(yàn)證環(huán)境、EDA工具結(jié)果及工程變更等關(guān)鍵上下文，使各環(huán)節(jié)在同一工程狀態(tài)下協(xié)同推進(jìn)。
面對新項(xiàng)目，IC Coder可完成需求梳理、架構(gòu)拆解、任務(wù)規(guī)劃、RTL與TestBench開發(fā)、編譯仿真、日志和波形分析、問題定位、修復(fù)回歸及交付文檔整理；面對存量工程，可讀取項(xiàng)目目錄、模塊依賴、既有約束和歷史代碼，開展影響分析與增量修改，保持多文件、多模塊之間的一致性。
在長程執(zhí)行中，IC Coder持續(xù)調(diào)用已配置并授權(quán)的編譯器、仿真器和工程腳本，讀取返回碼、日志、VCD/FST波形、覆蓋率及規(guī)則檢查結(jié)果，自主判斷當(dāng)前結(jié)果與質(zhì)量目標(biāo)的差距。調(diào)用失敗、環(huán)境異常或驗(yàn)證結(jié)果偏離預(yù)期時(shí)，系統(tǒng)會(huì)保留任務(wù)狀態(tài)，定位原因，調(diào)整計(jì)劃，修復(fù)工程并重新驗(yàn)證。
圖2｜IC Coder 2.0 FPGA智能體工作臺(tái)與典型開發(fā)場景
IC Coder 2.0以自研FPGA專用模型、Level 5級(jí)FPGA專用Agent和FPGA原生Agent Harness構(gòu)成核心技術(shù)體系。三者共享統(tǒng)一工程上下文，并持續(xù)接收編譯器、仿真器和EDA工具返回的確定性結(jié)果，共同支撐復(fù)雜FPGA工程的長程自主執(zhí)行。
模型圍繞Verilog/SystemVerilog、RTL結(jié)構(gòu)、接口協(xié)議、狀態(tài)機(jī)、時(shí)鐘與復(fù)位、跨時(shí)鐘域、時(shí)序約束、TestBench、斷言、EDA日志和波形等FPGA專業(yè)語義持續(xù)優(yōu)化。它綜合理解需求文檔、器件資料、約束文件、代碼、日志與波形，承擔(dān)工程認(rèn)知、方案推理、專業(yè)生成、問題診斷和驗(yàn)證結(jié)果判斷，為Agent提供穩(wěn)定的FPGA工程智能內(nèi)核。
IC Coder FPGA專用Agent覆蓋需求理解、規(guī)格形成、系統(tǒng)架構(gòu)、任務(wù)規(guī)劃、RTL開發(fā)、TestBench構(gòu)建、編譯仿真、日志與波形分析、智能Debug、回歸驗(yàn)證和工程交付全流程。工程師設(shè)定目標(biāo)、約束、工具權(quán)限與質(zhì)量門后，Agent可自主完成任務(wù)分解、依賴編排、工具選擇、結(jié)果判斷、方案調(diào)整、異常恢復(fù)與連續(xù)迭代，直至任務(wù)達(dá)到既定質(zhì)量門，或形成可審閱的剩余問題與證據(jù)清單。這構(gòu)成IC Coder面向FPGA前端設(shè)計(jì)與驗(yàn)證流程的Level 5級(jí)工程自主執(zhí)行能力。
復(fù)雜項(xiàng)目執(zhí)行過程中，Agent持續(xù)維護(hù)工程目標(biāo)、階段狀態(tài)、文件依賴、工具反饋與驗(yàn)證證據(jù)。面對萬行級(jí)、多模塊、跨工具的長程任務(wù)，當(dāng)項(xiàng)目狀態(tài)變化、調(diào)用失敗或結(jié)果未達(dá)到預(yù)期時(shí)，Agent會(huì)基于當(dāng)前工程上下文自主重新規(guī)劃、修復(fù)并繼續(xù)回歸，保持任務(wù)連續(xù)性與收斂方向。
FPGA原生Agent Harness是IC Coder的工程執(zhí)行底座，專門面向FPGA項(xiàng)目組織代碼與約束、模塊依賴、變更記錄、工具權(quán)限、命令歷史、任務(wù)狀態(tài)、質(zhì)量門和交付證據(jù)。它連接用戶環(huán)境中的Verilog/SystemVerilog編譯器、仿真器、波形工具、廠商EDA套件以及Tcl、Make、Python等工程腳本，使Agent能夠執(zhí)行真實(shí)命令并讀取確定性反饋。
Harness同時(shí)負(fù)責(zé)長上下文管理、任務(wù)續(xù)接、超時(shí)與失敗處理、異常恢復(fù)、重試策略和執(zhí)行追蹤。編譯錯(cuò)誤、仿真失敗、腳本異常、環(huán)境差異或工具返回不完整時(shí)，系統(tǒng)保留現(xiàn)有工程狀態(tài)和已獲得證據(jù)，調(diào)整調(diào)用路徑并繼續(xù)推進(jìn)。該機(jī)制支撐IC Coder穩(wěn)定執(zhí)行跨文件、多工具、多輪迭代及萬行級(jí)復(fù)雜工程任務(wù)。
圖3｜自研FPGA專用模型、Level 5級(jí)FPGA專用Agent與FPGA原生Agent Harness共同形成工程閉環(huán)（架構(gòu)示意）
IC Coder 2.0以統(tǒng)一工程上下文、任務(wù)狀態(tài)、真實(shí)工具反饋和質(zhì)量門連接14項(xiàng)核心能力，使需求、設(shè)計(jì)、驗(yàn)證、實(shí)現(xiàn)與交付在同一工程內(nèi)連續(xù)協(xié)同。
圖4｜IC Coder 2.0的14項(xiàng)產(chǎn)品能力全景（能力信息圖）
這套閉環(huán)同時(shí)具備清晰的工程治理邊界：工具與文件權(quán)限可控，執(zhí)行過程可觀測，工程變更可追溯，最終結(jié)果可驗(yàn)收。工程師始終保留目標(biāo)設(shè)定、過程指導(dǎo)和最終簽核權(quán)。
IC Coder 2.0個(gè)人訂閱現(xiàn)已全面開放。Plus、Plus+、Pro、Ultra四檔方案均可使用核心功能，主要差別在于每月Credits額度及適合的使用強(qiáng)度。
Credits是個(gè)人訂閱版的服務(wù)使用額度，用于模型調(diào)用、上下文理解、代碼與日志分析及工程執(zhí)行。實(shí)際消耗會(huì)隨任務(wù)復(fù)雜度、上下文長度、所選模型與輸出內(nèi)容動(dòng)態(tài)變化，余額與消費(fèi)明細(xì)可在個(gè)人后臺(tái)查詢。
圖5｜IC Coder 2.0個(gè)人訂閱四檔方案；具體價(jià)格、額度與服務(wù)規(guī)則以官網(wǎng)為準(zhǔn)
如希望使用或者采購該工具產(chǎn)品，
請掃碼填寫需求信息
打開VS Code，在擴(kuò)展市場搜索“IC Coder”并安裝官方插件，即可完成賬號(hào)登錄、訂閱與使用配置。隨后打開FPGA工程，添加需求、RTL、約束、日志、波形或完整項(xiàng)目，由IC Coder在統(tǒng)一工程上下文中持續(xù)開展分析、開發(fā)、驗(yàn)證與迭代。
完成安裝與登錄后，IC Coder即可進(jìn)入真實(shí)工程，在熟悉的VS Code環(huán)境中持續(xù)推進(jìn)FPGA設(shè)計(jì)與驗(yàn)證任務(wù)，讓FPGA開發(fā)者因AI而更強(qiáng)大。
圖6｜在VS Code擴(kuò)展市場搜索“IC Coder”即可安裝官方插件
面向企業(yè)、科研院所及對研發(fā)數(shù)據(jù)安全有更高要求的團(tuán)隊(duì)，IC Coder提供企業(yè)級(jí)方案與私有化部署服務(wù)。
圖7｜FPGA專用模型、Agent Harness、企業(yè)知識(shí)與規(guī)則及本地FPGA/EDA工具鏈整體落地（部署示意）
IC Coder企業(yè)版在企業(yè)安全域內(nèi)提供可持續(xù)運(yùn)行、可治理、可驗(yàn)證、可沉淀的AI原生FPGA研發(fā)基礎(chǔ)設(shè)施。
如希望使用或者采購該工具產(chǎn)品，
請掃碼填寫需求信息
IC Coder 2.0現(xiàn)已面向所有用戶開放。個(gè)人開發(fā)者與小團(tuán)隊(duì)可直接打開VS Code，在擴(kuò)展市場搜索“IC Coder”，安裝官方插件并登錄賬號(hào)；根據(jù)使用頻率選擇訂閱方案后，即可在熟悉的開發(fā)環(huán)境中添加需求、代碼、約束、日志或完整工程，啟動(dòng)第一項(xiàng)真實(shí)FPGA任務(wù)。
自2023年起，IC Coder持續(xù)投入AI for FPGA研發(fā)，圍繞FPGA專用模型、FPGA專用Agent與Agent Harness建設(shè)AI原生研發(fā)基礎(chǔ)設(shè)施。我們希望把稀缺的FPGA工程經(jīng)驗(yàn)沉淀為可理解、可執(zhí)行、可驗(yàn)證、可復(fù)用、可傳承的工程能力，讓AI貫通需求理解、架構(gòu)規(guī)劃、RTL與TestBench開發(fā)、編譯仿真、日志和波形分析、問題修復(fù)及工程交付。未來，IC Coder將繼續(xù)以真實(shí)項(xiàng)目和真實(shí)工具反饋驅(qū)動(dòng)產(chǎn)品演進(jìn)，推動(dòng)AI深入FPGA研發(fā)主流程，讓FPGA開發(fā)者因AI而更強(qiáng)大。
如希望使用或者采購該工具產(chǎn)品，
請掃碼填寫需求信息
