基于Keithley 4200A-SCS與Clarius軟件的Force-I QSCV方法解析
簡介
電容 - 電壓 (C-V) 測量被用于分析半導體材料以及半導體器件制造過程，尤其在表征金屬 - 氧化物 - 半導體(MOS) 方面。從 C-V 數據中可以提取出許多 MOS 器件特性，包括氧化物中的移動電荷、氧化物電容、界面陷阱、摻雜分布、平帶電壓、摻雜濃度、少數載流子壽命以及輸入 / 輸出電容等。
現有的準靜態 C-V 解決方案通常涉及使用源測量單元(SMU) 施加電壓并測量電流。這些技術在傳統的硅 MOS 器件上可能有效。然而，對于碳化硅 (SiC)MOS 器件，較高的電容使得這些電流表技術難以使用，因為較高的電容可能導致結果不穩定。
為避免準靜態方法中測量電流和步進電壓所帶來的問題，吉時利 4200A-SCS 參數分析儀采用了施加電流測準靜態 C-V(Force-I QSCV) 技術。該方法施加電流，測量電壓和時間，并推導出電容。
在 SiC 功率 MOS 器件上使用
Force-I QSCV 技術的一些優點
● 僅需要一個帶前置放大器的 SMU（其他方法需要兩個）。
● 施加電流比施加電壓方法更快。
● 向被測器件（DUT）施加恒定直流電流可實現穩態條件，這與可能導致測量設備動態變化的電壓步進不同。
● 測量電壓：避免了使用低輸出阻抗模式的儀器推導電容時的不穩定性問題。
● 根據以下公式計算電容：
● 執行開路校準。
● 校準泄漏。
● 提供與使用吉時利 595 準靜態 C-V 表進行 C-V 測量相似的結果。
● 研究是否可以使用正向和反向曲線提取 DIT。
● 該技術適用于大于 20 pF 的較大電容。
從 Clarius V1.14 軟件版本開始，執行 Force-I QSCV 技術的測試已包含在吉時利 4200A-SCS 附帶的 Clarius 軟件中。這些測試是 4200A-SCS Clarius 軟件套件提供的很多測試庫中的一部分。運行 Clarius 中的 Force-I QSCV 測試需要一個帶前置放大器的 SMU。
掃碼獲取完整白皮書以及相關前沿材料測試方案
加電流準靜態方法測SiC 的CV
使用 4200-CVU-PWRC-V 電源套件與 4200A-SCS 參數分析儀進行高壓和大電流 C-V 測量
基于 JEDEC JEP183A 使用 4200A-SCS 參數分析儀的 SiC MOSFET 閾值電壓測試
用 4200A 測量晶圓可靠性
將脈沖技術引入先進 CMOS 技術的可靠性測試
...
掃描二維碼
了解更多
三步完成正向和反向準靜態C-V掃描
進行SiC功率MOSFET測試時，SMU的Force HI端連接器件柵極，Force LO端連接短接在一起的漏極和源極。完整測試由三個步驟構成。
■ SMU施加恒定正電流，將器件從初始電壓充電到用戶設置的最大電壓VMax。這一步主要用于器件預充電，采集的數據不用于電容計算。
■ 當電壓達到VMax后，電流極性變為負電流。SMU持續測量電壓，直到器件電壓下降到VMin，并由這一過程推導出反向C-V曲線Cr。
■ 電流再次變為正電流，器件電壓從VMin上升至VMax，由此得到正向C-V曲線Cf。
通過施加正負恒定電流，可以在一次測試流程中獲得器件的正向和反向準靜態C-V數據。正反向曲線之間出現的電壓偏移、遲滯或局部峰值，還可以進一步反映器件內部電荷變化。
圖1：Force-I QSCV通過施加正負恒定電流并測量電壓隨時間的變化，分別獲得SiC MOSFET的反向和正向C-V曲線
在Clarius中建立Force-I QSCV測試
從Clarius V1.14開始，Force-I QSCV測試已包含在4200A-SCS附帶的軟件測試庫中。
用戶可以在Clarius測試庫中搜索“force-I QSCV”或“qscv”，并根據測試對象選擇：
? sic-mosfet-force-i-qscv，用于SiC MOSFET；
? sic-moscap-force-i-qscv，用于SiC MOS電容。
用戶也可以通過UTM自定義測試，并調用QSCVulib用戶庫中的force_current_CV模塊，建立適用于其他器件的測試項目。
在配置界面中，主要需要設置SMU、施加電流、限壓、最大和最小測試電壓、最大測試時間、PLC積分時間等參數。同時，還可以根據測試需求啟用漏電校準、電容偏移和開路補償。
圖2：Clarius軟件集成了SiC MOSFET及MOS電容的Force-I QSCV測試庫，并支持測試電流、掃描電壓、PLC及校準方式配置
施加電流不是越大越好
對于SiC MOSFET，測試電流通常位于數百皮安至納安范圍。測試電流過低，器件充放電速度較慢，整個測量過程可能持續很長時間；測試電流過高，則可能僅采集少量數據點便達到限壓，使測試提前終止?？蓪y試電流初步設置為待測最大電容數值的大約三分之一。例如，若預計最大電容約為2.4nF，則可以從約800pA的施加電流開始測試，再根據結果進行調整。
PLC決定噪聲與測試速度的平衡
PLC參數用于調整測量積分時間，可以設置在0.01至10之間，原文建議通常使用1至6。增加PLC可以降低噪聲，但也會延長測試時間，并改變相鄰測量點之間的電壓步長。為了獲得較好的曲線分辨率，電壓步長建議保持在50至100 mV之間。
由于Force-I QSCV需要測量很小的電荷，對器件和測試連接進行靜電屏蔽也非常重要。該方法的最小可測電容約為10至20 pF，但更適合電容處于nF范圍的SiC器件。
漏電與測試夾具電容如何影響測試結果？
在理想情況下，SMU施加的電流主要用于器件電容充放電。但實際SiC器件可能存在一定漏電流。如果漏電流在總施加電流中的占比過高，直接計算得到的電容便會產生誤差。
Clarius提供漏電校準功能。啟用后，軟件首先利用恒定電流生成正向和反向C-V曲線，然后在對應電壓點測量漏電流，最后根據測得的漏電流校正電容結果。
需要注意的是，用于器件充放電的位移電流必須高于漏電流，否則無法可靠完成校準。若校準后的曲線仍然存在較明顯噪聲，可以適當提高施加電流后重新測試。經過校準后，正向和反向曲線的整體關系更加清晰，能夠降低漏電對結果的影響。
未進行漏電校準的正向和反向C-V曲線
進行漏電校準后的正向和反向C-V曲線
圖3：對每個電壓點的漏電流進行測量和校正，可以降低器件漏電對Force-I QSCV結果的影響。
除了器件漏電，電纜、測試夾具和探針自身的寄生電容也會給測試結果帶來固定偏移。Clarius提供電容偏移和開路補償功能。執行開路補償時，需要先移除DUT或抬起探針，在開路狀態下測得測試系統的平均寄生電容；重新連接器件后，軟件再從后續結果中減去該偏移。不過，對于電容達到nF量級的SiC器件，電纜和夾具通常只有數十pF，因此開路補償不一定總是必要。是否啟用應根據器件電容和所需測試精度確定。
漏電與測試夾具電容如何影響測試結果？
完成測試后，Clarius分析界面會同時顯示兩類結果：
左側為器件電壓隨時間變化的曲線，可以看到從VMax下降到VMin，再重新回到VMax的完整掃描過程；右側為推導得到的反向和正向C-V曲線。測試示例采用8×10?1? A的施加電流和4 PLC，獲得的電壓步長接近80 mV。結果顯示，正向和反向曲線之間存在明顯的電壓偏移和局部峰值。
這些現象并不一定是測量錯誤。它們可能與器件內部陷阱電荷、可動離子電荷或器件結構相關的電荷移動有關。
圖4：Clarius可同時顯示電壓隨時間的變化以及正向、反向準靜態C-V曲線，便于觀察掃描遲滯和局部峰值。
Force-I QSCV測量結果是否可靠？
為了驗證Force-I QSCV方法，將其結果分別與Keithley 595準靜態C-V表和高頻C-V測量進行了比較。
Keithley 595采用反饋電荷方法推導電容，過去曾廣泛用于準靜態C-V測量。在SiC MOS電容上，595和Force-I QSCV方法獲得的正向及反向曲線基本重合。
在封裝SiC MOSFET測試中，兩種方法得到的曲線同樣具有較好的相關性，并且Force-I QSCV曲線表現出更低的噪聲。
圖5：Force-I QSCV與Keithley 595準靜態C-V結果具有良好相關性，并在該封裝SiC MOSFET示例中表現出更低噪聲。
通過使用4200A-SCS的4215-CVU電容電壓單元進行了高頻C-V測試。準靜態正向和反向曲線中的電壓偏移和局部峰值，在高頻C-V曲線中并未出現。這說明準靜態與高頻C-V觀察到的器件響應并不完全相同，兩種方法能夠從不同角度反映器件特性。
圖6：高頻C-V曲線中未出現準靜態掃描所觀察到的偏移和局部峰值，反映不同測試頻率下的器件響應差異。
利用正反向掃描分析內部電荷與界面陷阱
Force-I QSCV的價值不僅是獲得一條準靜態C-V曲線，還在于它能夠準確記錄施加給器件的總電荷，并同時獲取正向和反向掃描數據。對于SiC MOSFET，器件內部電荷會造成正向和反向曲線在柵極電壓軸上發生偏移。直接在相同柵極電壓Vg下比較兩條曲線，并不能準確反映SiC/SiO?界面的狀態。
因此，將正向和反向C-V曲線轉換為表面電勢Vs的函數：
Vs = Vg - Vox
其中：
Vox = Q/Cox
Vg為柵極端電壓，Q為SMU提供給器件的總電荷，Cox為氧化層電容。
通過扣除氧化層上的電壓，可以校準正反向曲線之間由內部電荷造成的整體電壓偏移，使兩條曲線能夠在相同表面電勢下進行比較。
帶表面電勢Vs的SiC MOS器件連接及電壓關系
正反向電容隨界面電壓變化的曲線
圖7：將C-V曲線從柵極電壓轉換為表面電勢，有助于校正SiC MOS器件內部電荷引起的電壓偏移
在相同表面電勢下對正向和反向電容進行插值后，再從測得電容中去除氧化層電容Cox，可以獲得更直接反映器件界面響應的電容分量。最后，根據校正后的正向和反向曲線差異，可以計算由陷阱電荷引起的界面陷阱電容CIT，并進一步推導界面陷阱密度DIT。
圖8：正向和反向準靜態C-V曲線的差分分析，為提取SiC MOS器件的界面陷阱電容和界面陷阱密度提供了直接路徑
需要注意的是，原文同時指出，對于SiC MOS電容的DIT測量，通常還需要結合高頻和低頻數據，并確保兩類測試使用相同的電壓差。作者仍在繼續研究利用Force-I QSCV提取SiC MOS電容和MOSFET DIT的方法，因此正式傳播時不建議將其描述為適用于所有器件的成熟標準化流程。
結語
Force-I QSCV為SiC MOS器件的準靜態C-V測量提供了一種不同于傳統電壓步進方法的測試路徑。通過一個帶前置放大器的SMU施加正負恒定電流，4200A-SCS可以獲取器件電壓隨時間的變化，并推導正向和反向C-V曲線。恒定電流有助于使測試系統保持穩定，并能夠準確記錄提供給器件的總電荷。
結合Clarius內置測試庫、漏電校準、開路補償和參數分析功能，工程師不僅能夠獲得SiC MOSFET和MOS電容的準靜態C-V特性，還可以進一步觀察正反向掃描之間的偏移和峰值，分析器件內部電荷，并探索界面陷阱密度的提取。
測試結果還表明，Force-I QSCV與Keithley 595準靜態C-V方法具有良好的結果相關性，并能夠與4215-CVU高頻C-V測量形成互補，為SiC器件的材料研究、工藝優化和可靠性分析提供更加完整的數據基礎。
點擊閱讀原文，了解泰克更多前沿材料測試解決方案！
欲知更多產品和應用詳情，您還可以通過如下方式聯系我們：
郵箱：china.mktg@tektronix.com
網址：tek.com.cn
電話：400-820-5835(周一至周五9:00-17:00)
將您的靈感變為現實
我們提供專業的測量洞見信息，旨在幫助您提高績效以及將各種可能性轉化為現實。
泰克設計和制造能夠幫助您測試和測量各種解決方案，從而突破復雜性的層層壁壘，加快您的全局創新步伐。我們攜手共進，一定能夠幫助各級工程師更方便、更快速、更準確地創造和實現技術進步。
掃碼添加“泰克工程師小助手”
立享1對1專屬服務！
我們隸屬于銳聯特（Ralliant）公司。銳聯特在精密技術領域擁有值得信賴的測試與測量（Test and Measurement）、傳感器與安全系統（Sensors and Safety Systems）等行業標桿品牌，匯聚全球精英團隊，共同護航客戶關鍵應用，攜手締造未來科技圖景。
關注Ralliant
獲取更多資訊
點擊“閱讀原文”了解泰克更多前沿材料測試解決方案！
