清華大學在支持片上學習的憶阻器存算一體芯片領域取得重大突破

當前，生成式人工智能已引爆新一輪智能革命的發展浪潮，大算力支撐下的人工智能技術極大改變著人類的生產生活方式。可隨之而來的海量參數令算力需求持續攀升，如何解決龐大的算力缺口，實現能效比的大幅提升，正在變得日益迫切。高算力、高能效芯片作為算力的具體載體，已成為驅動本輪智能革命發展的核心底座，更是推動人類社會不斷發展的動力源泉。

面向傳統存算分離架構制約算力提升的重大挑戰，清華大學集成電路學院吳華強教授、高濱副教授聚焦憶阻器存算一體技術研究，探索實現計算機系統新范式。憶阻器存算一體技術從底層器件、電路架構和計算理論全面顛覆了馮·諾依曼傳統計算架構，可實現算力和能效的跨越式提升，同時，該技術還可利用底層器件的學習特性，支持實時片上學習，賦能基于本地學習的邊緣訓練新場景。當前國際上的相關研究主要集中在憶阻器陣列層面的學習功能演示，然而實現全系統集成的、支持高效片上學習的憶阻器芯片仍面臨較大挑戰，至今還未實現，主要在于傳統的反向傳播訓練算法所要求的高精度權重更新方式與憶阻器實際特性的適配性較差。

為解決上述難題，課題組基于存算一體計算范式，創造性提出適配憶阻器存算一體實現高效片上學習的新型通用算法和架構（STELLAR），有效實現大規模模擬型憶阻器陣列與CMOS的單片三維集成，通過算法、架構、集成方式的全流程協同創新，研制出全球首顆全系統集成的、支持高效片上學習的憶阻器存算一體芯片。該芯片包含支持完整片上學習所必需的全部電路模塊，成功完成圖像分類、語音識別和控制任務等多種片上增量學習功能驗證，展示出高適應性、高能效、高通用性、高準確率等特點，有效強化了智能設備在實際應用場景下的學習適應能力。相同任務下，該芯片實現片上學習的能耗僅為先進工藝下專用集成電路（ASIC）系統的3%，展現出卓越的能效優勢，極具滿足人工智能時代高算力需求的應用潛力，為突破馮·諾依曼傳統計算架構下的能效瓶頸提供了一種創新發展路徑。

憶阻器存算一體芯片及測試系統

基于憶阻器存算一體實現高效片上學習的通用算法和架構

近日，該研究成果以“面向邊緣學習的全集成類腦憶阻器芯片”（Edge Learning Using a Fully Integrated Neuro-Inspired Memristor Chip）為題在線發表在《科學》（Science）上。

論文通訊作者為清華大學集成電路學院高濱副教授和吳華強教授，清華大學集成電路學院博士生張文彬、博士后姚鵬為論文的共同第一作者，其他參加研究的作者包括清華大學集成電路學院錢鶴教授、唐建石副教授、伍冬副研究員、張清天助理研究員，清華大學電子系汪玉教授等。

該研究得到科技部科技創新2030“腦科學與類腦研究”重大項目、國家自然科學基金委后摩爾重大研究計劃、北京集成電路高精尖中心等的支持。

論文鏈接：

https://www.science.org/doi/full/10.1126/science.ade3483