此前的一個(gè)技術(shù)難點(diǎn)是：在 forksheet 場效應(yīng)晶體管 (FET) 中，nFET 和 pFET 被集成到相同的結(jié)構(gòu)中，并由絕緣壁隔開。這種方法會(huì)導(dǎo)致金屬間距窄至 16 nm，對(duì)于具有低軌道高度的高性能單元設(shè)計(jì)來說，這個(gè)距離太近了。
imec 研究人員在其2022 年 VLSI 論文中強(qiáng)調(diào)了這個(gè)困難點(diǎn)，并介紹了一種互補(bǔ) FET：CFET 架構(gòu)——Complementary FETs，互補(bǔ)場效應(yīng)晶體管。他們還介紹了改進(jìn)的工藝流程如何使順序 CFET ?比單片 CFET 更有前景。值得注意的是，該團(tuán)隊(duì)認(rèn)為這種叉板器件架構(gòu)可能會(huì)將納米片晶體管系列的可擴(kuò)展性增加到 1 nm 及以上的邏輯節(jié)點(diǎn)。
從平面 FET 到 FinFET 的16 mm
由于從平面 FET 過渡到 FinFET，晶體管尺寸減小了，而性能卻提高了。這種轉(zhuǎn)變是必要的，因?yàn)槠矫?FET 的性能在柵極長度減小時(shí)開始下降，F(xiàn)inFET 有助于維持?jǐn)U展路徑。
在 FinFET 中，源極和漏極之間的通道是 Fin 的形式。閘門纏繞在這個(gè)通道周圍，從通道的三個(gè)側(cè)面施加控制。這種方法消除了平面 FET 遭受的短溝道效應(yīng)。此外，更高的鰭片高度允許在相同區(qū)域內(nèi)更高的器件驅(qū)動(dòng)電流。
然而，隨著技術(shù)規(guī)模超過 5 nm，F(xiàn)in 結(jié)構(gòu)無法提供足夠的靜電控制。
imec 的擴(kuò)展障礙解決方案：Forksheet 架構(gòu)
為了實(shí)現(xiàn)進(jìn)一步的縮放，imec 引入了一種垂直堆疊的納米片結(jié)構(gòu)，其中柵極完全包裹在通道周圍。據(jù)說這種架構(gòu)提供了卓越的控制和更好的三維體積分布。
Forksheet 器件是垂直堆疊納米片的延伸。在這里，納米片由三柵極叉形結(jié)構(gòu)控制，這是通過在 p 和 nFET 器件之間引入介電壁來實(shí)現(xiàn)的。隔離允許更緊密的 n 到 p 間距和更高的性能。隔離還將標(biāo)準(zhǔn)單元的軌道高度擴(kuò)展到 4T，這意味著四個(gè)單元內(nèi)金屬線可以適應(yīng)標(biāo)準(zhǔn)單元高度的范圍。
然而，金屬間距的 n 區(qū)和 p 區(qū)之間的間距低至16 nm，這對(duì)于 4T 軌道高度單元設(shè)計(jì)來說太窄了。為了最大化溝道寬度和驅(qū)動(dòng)電流，imec 研究人員提出了 CFET 架構(gòu)。
單片與順序互補(bǔ) FET
研究人員探索了兩種可能的集成方案來實(shí)現(xiàn)垂直堆疊：單片和順序。在 CFET 架構(gòu)中，n 和 p 器件垂直堆疊在一起，消除了標(biāo)準(zhǔn)單元高度的 np 間距。
單片 CFET 流發(fā)生在三個(gè)部分：底部通道的外延生長、中間層的沉積以及頂部通道的外延生長。這種流程比順序流程更復(fù)雜，因?yàn)樗鼤?huì)產(chǎn)生高縱橫比 (HAR) 垂直結(jié)構(gòu)，需要進(jìn)一步的圖案化。
在順序制造流程中，底部器件被加工到觸點(diǎn)。然后，使用晶圓鍵合技術(shù)在其頂部創(chuàng)建一個(gè)覆蓋半導(dǎo)體層。最后，集成頂層設(shè)備。這個(gè)過程更簡單，因?yàn)榭梢砸远S方式單獨(dú)處理頂級(jí)設(shè)備。
這些過程中的每一個(gè)都有其優(yōu)點(diǎn)和缺點(diǎn)。在 2022 年 VLSI 論文中，imec 研究人員提出了 4T 標(biāo)準(zhǔn)單元設(shè)計(jì)中單片 CFET 與順序 CFET 的功率性能面積成本 (PPAC) 評(píng)估。他們還評(píng)估了順序 CFET 的不同層轉(zhuǎn)移工藝。
從理論到實(shí)施
imec 報(bào)告說，從成本的角度來看，半導(dǎo)體制造商 SOITEC 提供了一種很有前途的層轉(zhuǎn)移工藝——一種依賴于低溫“智能切割”流程的工藝，它使用在低溫下分裂的工程體供體晶圓。研究人員發(fā)現(xiàn)，在概念驗(yàn)證層轉(zhuǎn)移后處理的頂層設(shè)備從降低的電氣性能中恢復(fù)。
imec 邏輯 CMOS 微縮計(jì)劃主管 Naoto Horiguchi 強(qiáng)調(diào)，雖然這種架構(gòu)是真正的 CFET 架構(gòu)，但它不是真正的 CFET 實(shí)現(xiàn)，因?yàn)榈撞科骷袥]有金屬互連層。
他指出，imec 的測試工具展示了“改進(jìn)的層傳輸作為順序 CFET 和其他 3D 順序堆疊實(shí)現(xiàn)的關(guān)鍵模塊”。在未來的研究中，imec 報(bào)告說，研究人員將致力于實(shí)現(xiàn)真正的順序 CFET。
來源：半導(dǎo)體材料與工藝設(shè)備
