答題|深入分析時鐘信號走在PCB的表層到底有什么風險？

感謝各位網友的精彩評論，以下是高速先生的一些觀點：

1，經過本篇文章，大家已經了解了時鐘信號的頻率和它本身高速的關系，低頻率的時鐘也可能有著高頻的分量，在設計中是值得格外注意的。

2，同時最重要的一點，高速信號雖然基頻和速率都比較高，但是相比于時鐘信號，頻譜相對比較分散，不像時鐘信號集中在奇數倍頻上，能量集中而較強，因此需要各位注意時鐘信號的倍頻能量。

3，因此在對時鐘信號的設計上，如果遇到時鐘芯片的驅動上升沿比較強，幅度和頻率也比較高，而產品重視EMC的話，避免長距離表層走線和回路走線，拉開與其他信號線間距，增加包地和屏蔽罩等方式是可考慮的選擇，而相比之下，高速信號則優先考慮損耗情況，對板材選擇，阻抗一致性這方面的要求會更關注一些，大家可以在以后的設計中去不斷體會兩者的差別，做到同時保證兩種信號的信號質量哈！

頻率大于多少的信號，是否是高速信號，要看情況。不能簡單地認為高頻就是高速，不能把高頻和高速混為一談。即使一個信號頻率很低，如只有25MHz，也可能因為它的上升時間很陡而將其歸入高速信號的范疇，應以處理高速信號的方法去處理它們。在高速設計中上升時間是衡量高速信號的一個很重要的特性。

資深EMC工程師告訴你，對于標準限值來說，，在不在表面這都不是事，只要這個時鐘的回流路徑上不要有對外的天線就行，比如散熱器，比如靠近的usb線纜。

時鐘信號和高速串行信號都屬于高速數字信號，在設計是都要考慮信號的反射、串擾。。但時鐘信號相對于高速串行信號來說，頻譜分布更集中，更容易出現EMI問題。

時鐘信號只要是上電，信號就會輸出，輻射就一直存在，而且能量還很強，頻譜能量集中。pcb設計的時候，最好包地，或者藏在內層，上下相臨層都是地。
高速串行信號根據通信的數據情況，能量沒這么集中，頻譜范圍相對寬，能量弱一點。設計的時候優先內層，走表層也行，畢竟他是差分信號，差分信號輻射相對所?

@ 歐陽

時鐘信號是單端信號，是邊沿觸發，注意上升沿下降沿要單調性，不能有回溝。而高速串行信號是差分信號，更關注的眼圖等。不過不管如何，都要注意其回流路徑要小，盡量減小環路電感，減少串擾等影響?

就設計上來說，高速、高頻、時鐘等關鍵信號至少要有一完整的 ? GND ? 參考平面。時鐘電路擺放：優先靠近使用此時鐘信號的芯片放置，遠離板邊和敏感電路模塊，所以一般設計的時鐘信號短，按照我的設計習慣，如果時鐘信號在表層超過500mil就要包地，減小EMI，時鐘信號走在內層可以降低 ? PCB 的輻射。高速信號按我的要求是5G 以上的高速串行信號需同時在過孔處增加回流地過孔，相鄰高速信號控至少3W。

共同點是電平變化很快。差異點是時鐘信號的快主要體現在上升/下降沿，跟時鐘頻率沒有必然的關系，而高速串行信號的快體現在高低電平的變化速度上。

共同點:上升沿都很陡，高頻能量挺高，
差異點:單端時鐘信號輻射強，差分時鐘信號輻射稍弱，高速串行（只有差分）信號輻射最弱。從輻射上來說，差分的時鐘或者高速串行信號走在內外層都可以，單端時鐘信號就最好走內層了。

共同點，都需要注意抗干擾，防串擾，阻抗匹配；差異：時鐘信號類似高頻模擬信號，更容易輻射能量，所以一般建議走線內層，減少EMC影響；高頻信號是傳輸速率比較快的數字信號，只要做好匹配，內外層走線都可以。?

時鐘信號和高速串行信號相同在于拓撲結構的選擇，阻抗匹配,信號傳輸距離的衰減都是要注意的，主要區別是在對待串繞的設計上，時鐘信號更加注重串繞和屏蔽，因為時鐘的上升時間更短，導致它的信號高頻分量更多，輻射量和收影響的程度比串行信號高。

高速信號和高頻信號是有區別的。如果能做到阻抗匹配，走表層和內層都可以，如果不能做到阻抗匹配，那最好走內層，減小EMC影響。

在公眾號首頁輸入關鍵詞：2024積分

來看看你有多少積分了~

掃碼關注