(1) 零中頻接收機的直流偏移(DC offset)來源于哪里？
零中頻接收機的直流偏移(DC offset)可能來自于以下幾個方面：
①?本振信號自混頻
由于各種原因，比如混頻器LO到RF端有限的隔離，基板或者空間的耦合，本振會泄露到前級，而這些泄露，由于級間失配，又會反射到混頻器的輸入端，與本振混頻，從而產生直流偏移。
②?強干擾信號自混頻
強干擾信號傳輸到混頻器的RF端，由于RF-LO的有限隔離度，泄露到LO端口，所以混頻器兩端口之間的干擾信號之間的自混頻，也會產生直流偏移。
③?強干擾信號進入RF通路中，電路的二階非線性，也會產生直流偏移
（2）為什么直流偏移會影響零中頻接收機的性能?
零中頻接收機的有用信號位于直流以及直流附近，由于各種原因產生的直流偏移(DC offset)，可能比有用信號強很多，會淹沒有用信號，而且還會使得后面的電路出現飽和。
舉個例子，假設：
①接收機前端RF+基帶的總增益為100dB，其中RF級(LNA+混頻器)的增益為30dB，基帶增益為70dB；
②本振功率為0dBm，LO到LNA輸入端的泄露為60dB；
③接收機靈敏度為-107dBm；
則，泄露的本振信號到混頻器輸出端的功率為0-60+30=-30dBm(7.07mVrms)；有用信號到混頻器輸出端的功率為-107+30=-77dBm(31.6uVrms)，兩者相差47dB。
同時，7.07mVrms的直流偏移，也會被基帶放大70dB，如果基帶放大器是理想的話，那直流偏移會被放大到20Vrms左右，所以在實際電路中，DC offset會使得后面的基帶放大器飽和產生失真，從而影響接收機的性能。
(3)?那怎么解決直流偏置的問題呢？
最簡單的方案，是采用交流耦合的方式，比如加一個高通濾波器。
但是，為了不惡化信號，高通濾波器的截止頻率必須低于符號率的0.1%，這需要非常大的電容，而且對于差分輸出的正交混頻器，可能需要4個高通網絡，所以片上集成幾乎不可能。而且，這種方式，也對調制方式有要求，只適合那些在DC處包含很少能量的調制方式。同時電路時間常數長，當直流偏移突然變化時，不能快速響應，所以這種方法，應用的很少。
現代芯片很多都是采用校準來解決這個問題。
比如TI的TRF371X系列，就是采用了自動校準算法，通過一個8bit DAC，來分別調制I路和Q路的DC offset。該算法，可以在全溫范圍內把直流偏置校準到低于+/-5mV以內。
(4) 參考文獻：
[1]?https://wirelesspi.com/direct-conversion-zero-if-receiver/
[2]?零中頻接收機設計
https://www.ti.com.cn/cn/lit/an/zhca545/zhca545.pdf?ts=1702707824925&ref_url=https%253A%252F%252Fcn.bing.com%252F
[3]??池保勇 余志平 石秉學，CMOS 射頻集成電路分析與設計
[4]?DC Offset Auto-Calibration of TRF371x
https://www.ti.com/lit/an/slwa057/slwa057.pdf?ts=1713157077456&ref_url=https%253A%252F%252Fcn.bing.com%252F
今年打算做2件事。
① 板級低噪放課程(149元)：
打算做板級低噪放設計課程，課程內容，打算是從原理圖+版圖仿真開始，然后畫板，然后投產+調測。
價格的話是149元，如果前期報過系統課程的話，則優惠50元，為99元。
②芯片LNA共學營(3999元,可流片封裝)：
這個項目主打自己學習為主，外援老師教授為輔助。?報名的號友，都會在一個群里，學習主要是靠自學。我每天會花四個小時左右在芯片學習上。因此我會列出每周自己的學習計劃，以及給出自己的學習心得。號友可以參考我的計劃，也可以遵照自己的計劃進行。中間，會請老師進行輔導和答疑，大概會進行三次左右。
共學營開營后，會設置一個流片的deadline（目前打算設置在一年左右），需要在這個deadline之前把版圖準備好，大家一起流片。
價格是3999元。
你有意愿報名的話，可以加我微信，說明一下意向，并注明是對板級有趣，還是芯片級的有興趣。說明意向的時候，不用付費，等我差不多規劃完，確認開班了，我再統一拉群。
完結接收機課程吆喝處哈(已在平臺上購買的同學，加我微信，領課件資料哈！)
想了解接收機的底層理論知識，可以選擇這門課；
想了解ADS的系統仿真，可以選擇這門課；
想了解SystemVue的系統仿真，可以選擇這門課。
想報名的同學，可以海報底部掃碼哈！
?左右滑動查看更多
Slide for more photos
