圖5.Synplify RTL視圖布局布線(Place and Route)其實(shí)在綜合和布局布線中間應(yīng)該還有一個(gè)步驟是-映射(Mapping),即把綜合出來(lái)的電路映射成FPGA中的資源。但是在PDS中沒(méi)有體現(xiàn)這一個(gè)步驟,咱也不知道,咱也不敢問(wèn)。布局布線器也是FPGA開(kāi)發(fā)工具中的核心技術(shù),直接決定了能否布通和時(shí)序是否滿足。布局布線的細(xì)節(jié)就不得而知了,但是可以對(duì)實(shí)際的布局布線結(jié)果進(jìn)行一下分析。
圖13.PDS IP Compiler(左)Vivado IP Catalog(右)這一點(diǎn)對(duì)于具有一定規(guī)模的公司來(lái)言還好,畢竟一些常用的模塊都有內(nèi)部開(kāi)發(fā)的IP可以調(diào)用。但是對(duì)于白手起家的,可能初期的版本要花費(fèi)較長(zhǎng)的時(shí)間了。在IP配置界面可以點(diǎn)擊datasheet,查看IP的使用方法,重點(diǎn)是中文!中文!中文!寫在最后,對(duì)于國(guó)產(chǎn)FPGA開(kāi)發(fā)工具我的心里預(yù)期是比較低的。但是PDS絕對(duì)出乎我的意料,因?yàn)樗粌H僅是能用,有些方面還是挺好用的。我第一次用PDS,大概用了三四個(gè)小時(shí),已經(jīng)可以熟練使用了,連debugger這么復(fù)雜的功能都玩起來(lái)了。要說(shuō)紫光同創(chuàng)的FPGA是國(guó)貨之光可能有點(diǎn)過(guò),但是目前看來(lái)基本替代低端的國(guó)外FPGA應(yīng)該問(wèn)題不大。只要是紫光同創(chuàng)的FPGA在開(kāi)發(fā)過(guò)程中沒(méi)有潛在的坑,同時(shí)價(jià)格有優(yōu)勢(shì),并且供貨有保障的情況;說(shuō)真心話,我非常愿意在下一個(gè)項(xiàng)目里使用Logos系列FPGA替換掉Lattice的XO2。