隨著半導體技術向FinFET技術節點進步，以及電路規模的大幅提升，工藝差異化和寄生效應以及老化和電遷移等可靠性問題的影響變得更加顯著。這些挑戰在模擬和定制設計中尤為突出，因為模擬設計輸入和輸出是連續的，而非離散，并且需要從大量的設計參數中，排列組合并選擇出符合設計規范的解。無論是針對存儲器的特性變量分析、針對射頻器件的電磁分析、針對先進節點的電路早期寄生處理或器件可靠性問題、還是視覺輔助設計自動化版圖設計，新思科技圍繞Custom Compiler設計平臺，提供了一系列創新方法來應對這些挑戰。本視頻白皮書系列詳細介紹了新思科技針對上述模擬設計挑戰的創新方法及實例。
SRAM設計PPA優化
模擬設計視頻1：SRAM設計PPA優化
新思科技PrimeSim套件提供了一套針對SRAM的High Sigma裕度分析流程，配合先進的機器學習算法，在準確評估設計裕度的前提下，將仿真次數減少100到1000倍，從而提高開發者的工作效率。
射頻電路LNA設計實例
模擬設計視頻2：全新射頻集成電路設計流程
新思科技的Custom Compiler平臺、PrimeSim仿真套件與Ansys的VeloceRF、RaptorX等電磁建模和提取套件相結合，組成了一套完整的，從前端到后端的定制設計流程。該流程可實現最先進的射頻集成電路設計和驗證。
模擬設計視頻3：電磁建模及后仿流程
利用Ansys RaptorX工具，可極快地為無源結構電磁建模，同時可處理大規模且復雜的版圖。建模完成后，基于新思科技PrimeWave設計環境，可對設計進行射頻仿真，測量分析設計穩定性。
模擬設計視頻4：射頻電路版圖和驗證流程
在對射頻微波和毫米波電路進行后端版圖驗證時，新思科技Custom Compiler可與Ansys ExaltoX無縫連接，對版圖的寄生和電磁效應建模并提取，最終生成后仿網表。
可靠性分析
模擬設計視頻5：芯片生命周期可靠性設計
為了應對日益增長的汽車集成電路設計可靠性需求，新思科技圍繞Custom Compiler構建了一個現代化的開放式定制平臺。借助這一平臺，開發者可實現完整的可靠性檢查流程，為設計周期的每個階段保駕護航。
模擬設計視頻6：靜態電路分析
隨著技術發展，設計越來越復雜，錯誤源也隨之增多。通過新思科技Custom Compiler-CCK，開發者可在幾分鐘內驗證整個設計，發現設計弱點，而無需長時間動態仿真。
模擬設計視頻7：電路Aging分析
作為新思科技完整可靠性解決方案的一部分，新思科技為BTI、HCI和TDDB老化機制提供綜合分析，幫助開發者優化設計。
模擬設計視頻8：蒙特卡洛分析
除了常見的模型和技術，新思科技還支持范圍自定義、sigma放大等先進功能。在保證結果準確性的同時，大幅減少仿真次數，進而提高設計效率。
模擬設計視頻9：設計版圖協作
為了解決設計前期版圖信息難獲取這一挑戰，新思科技的定制設計平臺可提供設計版圖協作。通過在設計早期引入寄生參數、局部版圖提取并仿真、電路設計規則檢查（DRC）融合等技術，減少迭代次數，加快設計收斂。
模擬設計視頻10：電遷移（EM）與電壓降（IR）分析
新思科技Custom Compiler提供的電感知設計流程（electrical aware design flow），可在版圖設計過程中（In-design）實現簽核（sign-off）級的早期電效應檢查，加快設計收斂。針對寄生效應導致的過度電遷移（EM）或電壓降（IR）問題，新思科技提供了完整的核簽級EMIR分析流程。該流程通過動態EMIR方案最小化過度設計，確保核簽可靠性，幫助開發者提高設計穩定性。
