高速串行 | 無法任性的AC耦合電容，選值要考量這么多因素……

作者：王萍 

剛剛糾結完AC耦合電容的擺放位置，接著我們又遇到了選值的問題！顯然，在選值問題上，AC耦合電容無論如何是任性不起來的。

我們知道，在串行信號中串個AC耦合電容，這個電容可以提供直流偏壓和過電流保護，但也會給鏈路帶了另一個問題PDJ(pattern-dependent jitter)。顧名思義，這和碼型有關。我們的鏈路可以等效成高通RC電路，當出現連續的“1”或“0”時，會出現下圖的直流壓降，這不僅會影響眼高，還會造成PDJ。

怎樣才能減小這個直流壓降呢?這和RC時間常數有關，RC值越大，能通過的直流分量就越多，直流壓降越小。由于鏈路中等效R是相對固定的，只能調節耦合電容值了。如下圖電容值越大，壓降越小。

那我們就把電容無限加大吧！

答案是：No，不行！

因為，實際安裝后的電容不是理想電容，除了ESR,ESL，還有安裝電感，所以就存在一個串聯諧振頻率。電容在此頻率之前呈容性，之后呈感性。電容值越大，諧振頻率越小，電容在較低頻率就會呈現感性，這樣會造成信號高頻分量衰減增大，同樣會使眼高減小，上升沿變緩，jitter增加。

所以選值時要綜合以上兩點考量，一般業界都推薦0.01uF~0.2uF，最常見的就是0.1uF的電容。封裝的選擇不建議使用大于0603的封裝，最好是0402的。

-end-

如果不想錯過“高速先生”的精彩內容，請記得點擊上方藍字“高速先生”，右上角“...”點選“設為星標”。可第一時間看到高速先的推文，感謝大家的關注和支持！

回復數字獲取往期文章。（向上滑閱覽）

回復36→高速串行之S參數系列

回復35→高速串行之編碼系列

回復34→高速串行之S參數-連接器系列

回復33→高速串行簡史系列

回復32→電源系列（下）

回復31→電源系列（上）

回復30→DDR系列（下）

回復29→DDR系列（上）

回復28→層疊系列（下）

回復27→層疊系列（上）

回復26→拓撲和端接系列（下）

回復25→拓撲和端接系列（上）

回復24→反射詳解系列文章

回復23→阻抗系列（下）

回復22→阻抗系列（中）

回復21→阻抗系列（上）

回復20→繞線與時序

回復19→SERDES與CDR系列

回復18→既等長，為何不等時系列

回復17→cadence等長處理&規則設置

回復16→DDR時序學習筆記系列

回復15→串行系列

回復14→DDR信號完整性仿真介紹系列

回復13→PCB設計技巧分享一二

回復12→高速設計三座大山

回復11→PCB設計十大誤區-繞不完的等長系列

回復10→PCB設計十大誤區三

回復09→DDRX系列

回復08→高速串行系列

回復07→設計先生之回流設計系列

回復06→略談Allegro Pcb Design 小技巧

回復05→PCB設計十大誤區一二

回復04→微帶線系列

回復03→抽絲剝繭系列

回復02→串擾探秘系列

回復01→案例分享系列

掃碼關注

微信號｜高速先生