人工智能（AI）芯片需要進(jìn)行大量、快速的資料運(yùn)算，在現(xiàn)在的AI芯片整體架構(gòu)中，是利用半導(dǎo)體封裝技術(shù)，將2D平面制作的動態(tài)隨機(jī)存取存儲器（DRAM）層層堆棧及串連在一起，制作高頻寬存儲器（HBM）。
然而，存儲器的頻寬仍受到封裝技術(shù)上的限制，加上現(xiàn)有DRAM耗能也高，增加AI芯片的總耗電量，因此，如何制造出更高頻寬、即傳輸訊號更快，更高密度、即更大容量，且更低耗能的HBM，成為目前全世界各研發(fā)單位及存儲器大廠的主軸研發(fā)方向。
國科會轄下臺灣半導(dǎo)體研究中心今天召開記者會宣布，與旺宏電子公司合作，成功開發(fā)出新型3D DRAM雛形及結(jié)構(gòu)。
國研院半導(dǎo)體中心研究員楊智超說明，這一新型3DDRAM，不使用傳統(tǒng)存儲器中體積較大的電容，而是以2顆氧化銦鎵鋅（IGZO）晶體管串聯(lián)而成，可將0與1的訊號儲存在2顆晶體管之間；這種無電容的新型結(jié)構(gòu)設(shè)計，讓存儲器尺寸變得更小，因而在進(jìn)行3D堆棧時能更緊密，也消除電容造成讀寫速度慢及耗能高的缺點。
楊智超指出，此新型3D DRAM除應(yīng)用半導(dǎo)體中心「積層型3D芯片制程服務(wù)平臺」，另一項技術(shù)重點是透過旺宏電子的Bit-Cost Scalable專利制程技術(shù)，先將許多層存儲器的電流通道做垂直堆棧，再利用一次性的蝕刻，將存儲器單元陣列制作出來，大幅減少3D堆棧存儲器的制程步驟，節(jié)省制作時間、降低成本。
現(xiàn)階段AI芯片處理大量資料時，會面臨傳輸塞車的瓶頸，楊智超表示，這一新型高密度、高頻寬3D動態(tài)隨機(jī)存取存儲器，可大幅度提升信息傳輸與處理的速度，有望成為AI芯片的HBM存儲器首選，好比在原本僅有一座中央電梯的摩天大樓中，每一層樓都加裝手扶梯，有效縮短訪客抵達(dá)目標(biāo)樓層的時間。
楊智超也提到，目前全世界僅有數(shù)個頂尖研究團(tuán)隊提出此種3D DRAM的雛形及結(jié)構(gòu)，均仍在實驗階段，且主要是為了布局未來5年至10年的前瞻技術(shù)需求，半導(dǎo)體中心與旺宏電子的合作成果，未來若順利導(dǎo)入量產(chǎn)，臺灣將能在全世界建立起領(lǐng)先的地位。
存儲芯片交流群
