在使用射頻2.4G芯片時，其中一個重要的指標就是接收靈敏度，接收靈敏度的定義為，當輸入信號衰減到某一個值時，此時接收的誤碼率BER為0.1%。
BER在實際測試中，也可以通過PER衡量，以藍牙芯片舉例，比如一個37字節的數據包，當BER為0.1%時，對應的PER為30.8%。
37個字節是指Payload，比特數是37×8=296bit，計算BER需要加上其它數據一起計算。
一個完整的包總的字節數是296+32+16+24=368bit
一個包接收的成功率針對每個比特都是0.999，368個比特就是368個0.999相乘，即
=0.692。
對應的PER就是（1-0.692）×100%=30.8%。
回到本文主題，我們知道了信號變小了后，通訊就會丟包。
除了信號的大小，其它一些因素也會導致丟包，比如晶體頻率偏移，電源紋波，外界干擾等等。
有些指標芯片規格書會給出數據，比如接收靈敏度。
但電源紋波干擾對通訊丟包的影響就很少看到廠家規格書給出具體數據。推斷可能的原因是這個測試如何標準化測試，比如電源網絡上的電容取值是多少？紋波干擾頻率是多少？輸入信號功率是多少？等等條件。
但是電源紋波干擾對通訊的影響又客觀的存在的，如果你測試出射頻芯片通過LDO模式供電的接收靈敏度比用DCDC供電的更好，大概率就是DCDC工作模式的電源紋波對接收產生了影響。
下面講一下射頻VCO。
如下圖，是一個簡化版的射頻收發系統框圖，VCO在接收數據的時候，接收本振通過混頻器與接收信號混頻，輸出頻率更低的中頻信號，經過中頻濾波器后輸入到解調器進行數據解調。
當然，實際的結構會比這個簡圖更復雜，有的設計會采用兩次變頻，收發VCO不同，且兩次混頻用的VCO也不同。VCO也只是一個簡化示意圖，實際是和PLL一起構成頻率綜合器。
本文要討論的重點是接收本振VCO的工作電流和抗電源紋波干擾有沒有關系？如果有關系，是不是VCO電流設置越大越好？
下面為一款2.4G射頻芯片抗紋波干擾測試數據。
VCO電流共32個檔位，從1到32配置時，電流單調增加。
測試方法：
在芯片電源上疊加50KHz的電源紋波（備注：此紋波電壓值為函數發生器的設置值，實際在射頻芯片供電網絡上的電壓由于有電容衰減，電壓值會更小），配置好電流后，設置干擾電壓逐漸增加，直到射頻芯片的通訊誤碼率為0.1%，記錄此電壓值。
從上面的測試可以看出，在電流設置為16~18的這3個中間電流檔位，可以得到最佳的抗電源紋波干擾能力。
問題來了，為什么不是電流配置為最大的時候抗電源紋波干擾最強？
我們知道，芯片接收時，接收本振LO需要盡可能低的相位噪聲，在時域上看，就是Jitter。需要確保所提供的本振信號盡可能的降低頻率抖動。
下表是測試的VCO不同電流配置值時，輸出的頻率（測試時，VCO的VT控制電壓需要保持不變）。
從上圖可以看出，VCO電流配置在16~18這幾個檔位時，如果VCO有一個電流的抖動，VCO頻率變化最小。此測試數據和抗紋波干擾能力存在高度的相關性。
以上測試只針對這款2.4G射頻芯片，是否具有普遍性，讀者可以自行思考判斷。
總結：
1.射頻芯片的抗紋波干擾能力在產品應用中需要列入考慮范疇，特別是在用DCDC供電或一些電源紋波較大的場合。
2.通過配置不同的VCO工作電流，得到的抗紋波干擾能力差異達到1倍以上。
3.測試顯示，最佳的抗紋波干擾電流配置并不是最大電流值，而是頻率變化最緩時的配置值。
4.以上數據僅針對此芯片進行的總結，其它芯片是否具有相同規律，讀者可以自行判斷。
5.提高VCO的抗電源干擾能力，也可以通過單獨增加一路LDO供電，敏感電路旁邊增加guard ring隔離，穩定LC tank的varactor直流工作點等措施進行提升。
