關于LT3042 其實還有半個沒有寫完，大家平時都是隨口一說，DCDC前級+LDO后級，但是這么多的細節(jié)，你都考慮到了嗎？
為什么需要對開關電源實施后置穩(wěn)壓，就是效率和精度，既要又要。
用高效率的開關電源提供主要功率；用超低噪聲、高 PSRR 的 LT3042清洗紋波和噪聲，實現(xiàn)“干凈電源”。| 低 PSRR，無法抑制電磁干擾傳導 | |
| 負載變化會影響輸出穩(wěn)定性 |
主電源輸入（如 12V）
│
[開關電源] 輸出：5V（存在高頻噪聲）
│
π 濾波器（L+C，可選）
│
[LT3042 穩(wěn)壓器] → 輸出：3.3V（超低噪聲，穩(wěn)定）
│
模擬電路 / ADC / PLL / RF我們的目標是抑制DCDC上面的干擾，需要LDO在PSRR這個參數(shù)上面非常的出眾。
對LT3042來說與傳統(tǒng) LDO 不同，當接近壓差時，其 PSRR 性能會下降至數(shù)十 dB，而 LT3042 即使在較低的輸入至輸出壓差下也能保持高 PSRR。
不同負載電流下的 PSRR高達 2MHz 的頻率下，輸入至輸出壓差僅為 1V 時仍能保持 70dB 的 PSRR；
高達 2MHz 的頻率下，輸入至輸出壓差僅為 600mV 時，PSRR 接近 60dB。
這種能力使 LT3042 能夠在低輸入至輸出壓差下對開關轉(zhuǎn)換器進行后級調(diào)節(jié)，以實現(xiàn)高效率，同時其 PSRR 性能能夠滿足噪聲敏感型應用的要求。
LT3042 對運行頻率為 500kHz 的 LT8614 Silent Switcher? 穩(wěn)壓器進行后置穩(wěn)壓，并在開關穩(wěn)壓器輸入端配備一個 EMI 濾波器。LT3042 距離開關轉(zhuǎn)換器及其外部組件僅一到兩英寸，無需任何屏蔽即可在 500kHz 下實現(xiàn)近 80dB 的抑制。
然而，為了實現(xiàn)這一性能，如上圖a所示，除了開關電源輸出端的 22μF 電容外，無需在 LT3042 的輸入端放置任何額外的電容。
然而，如圖 b 所示，即使直接在 LT3042 的輸入端放置一個 4.7μF 的小電容，也會導致 PSRR 降低 10 倍以上。
LT8614（DCDC降壓）
頻率：500?kHz 開關
輸出電容：22?μF
LT3042（后置線性穩(wěn)壓器）
緊鄰 LT8614（1–2 inch 內(nèi)）
無額外輸入電容（Vin 腳沒有 4.7μF 或更大）
結(jié)果：在 500?kHz 條件下，仍然實現(xiàn)了接近 80?dB 的 PSRR！
是不是很反直覺？印象中加了電容好像就紋波會改善一下。
| 圖 a | 無 Vin 附加電容 | |
| 圖 b |
這背后的關鍵是：高頻磁耦合路徑+輸入 AC 電流的“陷阱”效應
加電容 → 降低電壓紋波 → 更干凈？
是的，但這只成立于“紋波通過電壓路徑傳導”時有效。
LT3042 的 Vin 由于其高輸入阻抗 + 沒有 Vin 儲能電容：高頻紋波（500kHz）無法在其輸入形成閉合環(huán)路；高頻電流幾乎無法“灌入” LT3042；所以 LT3042 的內(nèi)部 PSRR 能工作得很好 。
電容成了 感應耦合電流的“著陸點”（磁場→感應電壓→容性耦合）
開關環(huán)路產(chǎn)生的高頻電流（幾 MHz 的 dv/dt）在走線中感應電壓 → 再通過 Vin 電容形成環(huán)路注入 LDO→ LT3042 看到輸入端有“真實的高頻電流擾動”→ PSRR 機制被擊穿，輸出出現(xiàn) >10 倍紋波惡化
電壓耦合 ：輸入電壓紋波通過 VIN-VOUT 被 PSRR 阻斷
磁耦合 ：高頻尖峰通過開關電流環(huán)路感應 → 電容或走線 → OUT
非線性導入： 不是從 Vin “壓過來”，是直接穿透繞過 PSRR 傳導
在追求 >70 dB PSRR + 緊湊板載空間的實際系統(tǒng)中，“電容不是越多越好”！
LT3042 的架構(gòu)讓它對電壓路徑抗性強，但對“磁感應注入路徑”是被動接受，布局和連接拓撲決定是否有效。
上面只是一顆電容的事情，其實還寫了關于Layout之間的事情。
在那些采用 LT3042 對開關轉(zhuǎn)換器的輸出進行后置穩(wěn)壓以在高頻條件下實現(xiàn)超高 PSRR 的應用中，必須謹慎地對待從開關轉(zhuǎn)換器至 LT3042 輸出的電磁耦合。
這類應用中你依賴 LT3042 在 MHz 級別仍維持 >70 dB PSRR，但高頻磁場耦合繞過 VIN-PSSR 路徑、耦合到 GND、OUT 或 SET 腳時，PSRR 不再有效！
所以你必須從源頭（開關電源部分）抑制輻射耦合路徑
特別地，不僅開關轉(zhuǎn)換器的“熱環(huán)路”（hot-loop）應盡可能地小，由開關電源 IC、輸出電感器和輸出電容器形成的“暖環(huán)路”（warm-loop）（AC 電流在高開關頻率下流動）也應該盡量地縮小……
開關器件（MOSFET）→ CIN → GND → MOSFET 的高頻尖峰環(huán)路
是 EMI 最強 的路徑，頻率通常為開關頻率 + 尖峰諧波（幾 MHz）
輸出電感 → COUT → 負載，這部分雖然電壓變化不大，但電流變化快；如果線圈/走線寬而散 → 會成為高頻磁場干擾源，磁耦合進入 LT3042 OUT/GND
你不只需要縮短 Hot-loop，還必須縮短“暖環(huán)路”面積，否則 EMI 會“穿越” PSSR 防線。
而且應對其進行屏蔽或?qū)⑵洳荚O在距離超低噪聲器件（比如：LT3042 及其負載）幾英寸的地方。
推薦物理空間隔離或金屬層屏蔽（如 GND Plane 上層包圍）
實際中，如果“暖環(huán)路”離 LT3042 的 OUT/SET 節(jié)點太近，會以感應方式耦合進入輸出
這種耦合路徑無法靠 PSSR 阻斷，因為它不是通過 VIN 來的，而是直接“注入”O(jiān)UT
雖然 LT3042 相對于“暖環(huán)路”的取向可為實現(xiàn)最小的磁耦合而優(yōu)化，但在現(xiàn)實中僅僅利用優(yōu)化的取向來實現(xiàn) 80 dB 抑制會十分困難，有可能需要進行 PC 板的多次迭代。
ADI 建議將 LT3042 的布局旋轉(zhuǎn)一定角度使其 OUT/GND 方向垂直于干擾源磁場方向（減少 dΦ/dt 交鏈面積）
但是：實際上板子上干擾源方向復雜；空間限制導致隔離困難；追求 >70 dB 抑制（尤其是 >1?MHz）時，靠取向優(yōu)化是不夠的
總結(jié)一下，就是讓DCDC不要影響其他器件：
