PCI Express?發射器一致性/調試解決方案

TekExpress符合性自動化現已可用于PCIe Gen 1-3 CEM和Gen 3基礎測試通過PCE3選項，Gen4 CEM和Gen4基礎測試通過PCE4選項，以及Gen5 CEM和Gen5基礎測試通過PCE5選項。

PCE3、PCE4和PCE5選項應用程序與Tektronix DPO/MSO70000系列示波器兼容，設計用于應對下一代串行數據標準（如PCI Express）的挑戰。這些示波器提供了領先的垂直噪聲性能和平坦的頻率響應。Tektronix DPO/MSO70000系列示波器已獲得PCI-SIG的符合性測試批準。

PCI-SIG提供了用于測試PCI Express系統和附加卡的符合性測試。為了將PCI Express系統或設備列入集成列表，該系統或設備必須通過互操作性和符合性測試。對于電氣驗證，PCI-SIG使用SigTest后捕獲分析軟件，該軟件使用連接到PCI-SIG的CBB（主板+插接板）測試夾具的示波器捕獲的波形來分析附加卡，或使用CLB測試夾具分析系統。手動捕獲所需的波形并進行分析是繁瑣且耗時的，容易出錯。

Tektronix的PCE3、PCE4和PCE5選項中的TekExpress自動化用于PCI Express發射機符合性測試，減少了測試的工作量，并通過多項獨特和創新功能加快了符合性測試的速度。這些選項最終允許測試支持多種技術的設備，如支持NVMe的附加卡設備，或通過U.2或M.2連接器進行測試。

Tektronix的PCE3、PCE4和PCE5選項中的TekExpress自動化軟件可以通過選擇特定型號的Tektronix AFG或AWG、GRL PCIE 3/4 控制器或NI USB6501 CBB控制器來控制DUT，自動循環通過符合性測試所需的各種速度、去加重和預設值。這消除了在CBB和CLB測試夾具上使用手動按鈕控制DUT時容易出錯的問題。

一個完整的測試運行需要在不同的DUT設置下在每個通道上獲取多個波形。需要分析的波形集會隨著通道數量的增加而增加。管理和存儲用于分析和未來參考的數據是任何符合性解決方案的重要標準。PCE3、PCE4和PCE5選項中的TekExpress自動化軟件除了調整水平和垂直設置以及采集深度以獲得最佳信號質量進行準確分析外，還提供了簡化多重獲取波形管理的功能。

由于PCI-SIG標準支持的最高數據速率驅動的抖動限制減少，參考時鐘測試已經從可選變為許多設計中的必需。此外，由于在Gen5系統中取消了雙端口（數據和時鐘發射機測試），因此需要在參考時鐘上進行符合性測試。TekExpress PCIe解決方案現已集成了SkyWorks時鐘抖動工具，使參考時鐘測試自動化且無麻煩。一旦用戶將參考時鐘輸出連接到示波器，TekExpress PCIe軟件將獲取信號，調用SkyWorks時鐘抖動工具，并提供Gen1至Gen5的參考時鐘測試結果。Skyworks時鐘抖動工具支持儀器噪聲補償。

開關矩陣應用程序允許使用射頻開關配置和設置自動化的多通道測試。該解決方案允許您將多個發射機信號映射到指定的輸入，并將選定的輸入轉發到另一個繼電器或示波器通道。選項SWX-PCE支持使用Keithley和Gigatronics開關分別進行最多x12和x16通道的測試，增強了吞吐量和自動化測試速度。

如果DUT或Add-in Card的任何部分未通過符合性測試，應用程序包括一個基于DPOJET的調試和分析工具包，專門用于PCI Express接口的調試和驗證。

PCIe Gen3和Gen4引入的新抖動測量提供了針對數據依賴性抖動（DDJ）和非相關確定性抖動（UDJDD）的獨立限制。分離DDJ（可以通過發射機和接收機均衡進行補償）和UDJDD（可能由串擾和電源噪聲等效應引起）非常重要。

除了上述抖動測量外，脈沖寬度抖動（PWJ）是一個新測量，用于解決8到16 Gb/s的信道損耗增加問題。PWJ測量的目的是確保孤立比特符合最小脈沖寬度要求。所有新抖動測量都實現了基于基本規范的Q標度外推法。Tektronix的PCE3、PCE4和PCE5選項提供了完整的PCI Express 3.0、4.0和5.0基礎規范抖動測量集，幫助硅片設計人員驗證其硅片是否符合基礎規范要求。

此外，基礎規范要求在發射機引腳處定義。測量計算之前，必須去嵌測試通道。可以使用Tektronix的SDLA64串行數據鏈路分析軟件輕松創建去嵌濾波器，然后將其快速輸入到PCE3和PCE4基礎規范測量設置中并保存以備將來使用。除了抖動外，PCE3和PCE4還提供了電壓、封裝損耗和發射機均衡測量。

PCE3和PCE4選項利用Tektronix SDLA64軟件的信道建模和接收機均衡功能來支持CEM測量。與其他解決方案不同，PCE3和PCE4選項提供了完整的信號可視性，展示了嵌入符合性信道后的信號以及應用接收機均衡后的信號。可以設置眼圖和測量來直觀地查看信道嵌入、CTLE應用和DFE的結果。例如，在確定最佳Rx均衡設置（CTLE設置和DFE抽頭值）時，生成的眼圖和測量顯示了后處理對采集信號的影響。然后可以在波形上進行符合性測量。

Tektronix基于DPOJET的RefClock測量為實現PCI Express基礎規范Rev 1.0中描述的Gen1、Gen2、Gen3、Gen4和Gen5參考時鐘規范提供了可靠的方法。