一、 概述
數字上下變頻是雷達系統中兩個重要的模塊。在雷達發送端，由于天線的長度有限會影響到電磁波的波長，而波長與信號的頻率成反比，故在發送端需要使用數字上變頻提高信號的頻率；而在雷達的接收端若不進行下變頻處理，根據奈奎斯特采樣定理，需要使用信號頻率2倍的采樣率才能準確無誤的將信號還原出來，對AD采樣速率以及后續FPGA處理信號的速率要求非常高，不利于系統設計，故在接收機端先將射頻信號下變頻到中頻信號，再將中頻信號下變頻到零中頻信號，方便后續對信號的處理。
本次設計同樣是通過在simulink搭建模型并通過matlab仿真得到正確設計后生成IP核的形式來實現數字下變頻的功能。
二、 原理
數字下變頻的基本原理如下圖所示：
數字下變頻主要包括下混頻和濾波抽取兩部分，下面分別介紹：
1、 下混頻：
現實中，信號是一個實的窄帶信號，可表示為，如下表達式：
經AD采樣后，變成數字信號：
通過混頻技術，可得到信號的正交變量，數字信號正交混頻可表示為：
頻率變換是一種常用的數字信號處理算法，對于1/4信號采樣率頻率變化，有一種簡單的實現方法，下面結合實例進行介紹：
首先，原始信號進入FPGA后，得到4路數據，分別用d0，d1，d2，d3表示，然后對信號進行下變頻。
這里采樣率fs=1.2GHz，本振頻率fc=300M，滿足fc=fs/4的關系，可以采用下面高效方式進行混頻的實現：
所以混頻可做如下簡化處理：
通過下混頻我們分別得到I路和Q路兩路實數據，分別表示如下：
將I路和Q路分別用I0，I1，I2，I3，和Q0，Q1，Q2，Q3來表示，I路混頻后得到如下序列：
I0 = d0*(1)；I1 = d1*(0)；I2 = d2*(-1)；I3 = d3*(0)
Q路混頻后得到如下序列：
Q0 = d0*(0)；Q1 = d1*(-1)；Q2 = d2*(0)；Q3 = d3*(1)
最后我們得到了2路300M的復數據即
I0*(1)，Q1*(-1)，I2*(-1)，Q3*(1)。
2、多相濾波
正交混頻后經過低通濾波，濾除掉多余的頻率，避免抽取造成的頻譜混疊。這里將濾波和抽取同時進行。對于因果的FIR系統，其方程可簡化為：
其中M為濾波器系數的長度。如果采用多路并行處理，設N為FIR濾波并行的路數，則：
其中濾波采用并行濾波結構，單路實現采用多相結構，8路并行多相濾波結構如下圖所示：
三、 實現
結構框圖如下圖所示：
其中din為輸入的8路有效數據，輸出為8路的dout。
模型搭建的框圖如下圖
然后對模型進行仿真，我們在matlab中生成一個中心頻率為500M，帶寬800M的chirp信號作為模型的輸入，輸入信號頻譜如下圖：
然后對輸入信號進行下變頻，其中采樣率為2G，輸入信號通過模型之后得到一個零中頻信號，中心頻率為0M，帶寬為800M，信號頻譜如下圖：
- THE END -
往期精選
FPGA技術江湖廣發江湖帖
無廣告純凈模式，給技術交流一片凈土，從初學小白到行業精英業界大佬等，從軍工領域到民用企業等，從通信、圖像處理到人工智能等各個方向應有盡有，QQ微信雙選，FPGA技術江湖打造最純凈最專業的技術交流學習平臺。
FPGA技術江湖微信交流群
加群主微信，備注姓名+學校/公司+專業/崗位進群
FPGA技術江湖QQ交流群
備注姓名+學校/公司+專業/崗位進群
