最近，我們看過了許多有趣的討論與設(shè)計實例合作內(nèi)容，這些設(shè)計都在構(gòu)思使用便宜(而且造型可愛！)的瞬時接觸式的單刀單擲(SPST)開關(guān)，來實現(xiàn)電源開關(guān)的電路。而最近，本刊長期投稿的作者R Jayapal提出了一個延伸設(shè)計也相當(dāng)有趣，主題是控制相對較高的直流(DC)電壓，他在設(shè)計中選擇的目標(biāo)電壓是48伏特。
在實現(xiàn)高電壓控制功能的過程中，Jayapal的設(shè)計選擇切換的是輸入電源的負(fù)端(Vss，也就是“接地”)，而不是較為常見的正端(Vdd)。當(dāng)然，這樣的選擇在物理上完全沒問題(畢竟電子可不在乎這些區(qū)別！)。但因為這種做法不那么常見，我擔(dān)心對某些使用者來說，這可能會帶來無意的、甚至具破壞性的誤接風(fēng)險。
改以正電源軌為參考點的開關(guān)方式
圖1所示的電路則采取了不同的做法來避免上述問題。
圖1：以V+電源軌為參考的Flip ON/Flop OFF電路。
注：若V+ < 15V，則請將R4設(shè)為0，并省略C2與Z1。請確保C2的額定電壓大于(V+ – 15V)，若V+ > 80V，則R4應(yīng)大于4V+2。
圖1的設(shè)計回歸了一個早期的主題：使用P通道FET (PFET)切換正電源軌來進行電源控制，并通過一對無緩沖的CMOS反相器組成的T鎖存器(toggle latch)來控制該FET。這項基本電路的設(shè)計曾在“
扔掉復(fù)雜觸發(fā)器！僅用兩個反相器實現(xiàn)電源鎖存”(Flip ON Flop OFF without a Flip/Flop)一文中有詳細(xì)描述。
此處的不同之處在于，整個電路的節(jié)點均以V+為參考，而非接地(GND)。此外，設(shè)計中加入了一顆齊納二極管Z1，以合成一個局部偏壓參考。因此，幾乎可以兼容所有的輸入V+電壓，只要不超過Q1組件的Vds額定范圍。當(dāng)然，若這仍不夠，市面上也有更高耐壓等級的FET可供選擇。
請務(wù)必將U1芯片中未使用的引腳輸入接至V+，以避免可能會產(chǎn)生的不穩(wěn)定。
