半導體封裝指芯片（Die）和不同類型的框架（L/F）和塑封料（EMC）形成的不同外形的封裝體，是連接晶圓制造與終端應用的關鍵環節，不僅為芯片提供物理保護與散熱支持，更決定了芯片與外部電路的連接效率。本文從封裝形式、核心材料、全流程工藝三大維度，系統拆解半導體封裝的技術細節。
一、半導體封裝形式：分類、特點與應用場景
封裝形式的選擇需匹配芯片功能、引腳數量及應用場景，核心可按材料、連接方式、外形三大維度分類，不同類型在可靠性、成本、工藝復雜度上差異顯著。
1. 按封裝材料分類
?金屬封裝：以金屬為外殼，具備極高的抗干擾性與穩定性，但成本高、工藝復雜，僅用于軍工、航天等特殊領域，無商業化消費級產品。
?陶瓷封裝：性能優于金屬封裝，絕緣性與散熱性更佳，同樣多用于軍事或高端工業產品，僅占據少量商業化市場（如高端傳感器）。
?塑料封裝：以環氧樹脂等塑料為核心材料，成本低、工藝簡單且可靠性滿足消費級需求，是目前市場主流，覆蓋90%以上消費電子（如手機、家電芯片）。
2. 按與PCB板連接方式分類
?PTH封裝（Pin Through Hole，通孔式）：引腳需穿過PCB板孔洞焊接，穩定性強但占用PCB空間大，目前僅用于少數傳統工業芯片（如早期電源管理IC）。
?SMT封裝（Surface Mount Technology，表面貼裝式）：引腳直接貼裝在PCB表面，無需打孔，體積小、裝配效率高，是當前主流形式，幾乎覆蓋所有消費級、車規級芯片（如手機SoC、車載MCU）。
3. 按封裝外形分類
主流外形包括SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等，核心差異體現在“封裝效率”（芯片面積/封裝面積）與“引腳數量”：
?小外形封裝：如SOT（小外形晶體管）、SOIC（小外形IC）、TSSOP（薄小外形封裝），引腳數較少（通常8-28腳），封裝效率中等，多用于簡單功能芯片（如二極管、低壓MOSFET）。
?扁平封裝：如QFN（四方無引腳扁平封裝）、QFP（四方引腳扁平封裝），QFN無外露引腳（通過底部焊盤連接），QFP引腳環繞芯片四周（引腳數可達100+），適用于中等復雜度芯片（如藍牙芯片、工業控制IC）。
?陣列封裝：如BGA（球柵陣列封裝）、CSP（芯片尺寸級封裝），BGA以底部錫球陣列連接，引腳數可超1000腳；CSP采用Flip Chip（倒裝焊）技術，封裝效率達1:1（芯片面積≈封裝面積），是目前最高級的封裝形式，多用于高端芯片（如CPU、GPU、手機主攝CIS）。
二、半導體封裝核心材料：功能、特性與存儲要求
封裝材料直接影響芯片的可靠性與性能，核心包括晶圓、引線框架、焊接線、塑封料、銀漿等，每種材料均有嚴格的技術標準與存儲規范。
材料名稱 | 核心功能 | 關鍵特性與存儲要求 |
晶圓（Wafer）
| 提供芯片核心電路載體，是封裝的“半成品芯片來源” | 由高純度硅制成，需避免表面劃傷，存儲于潔凈、干燥環境 |
引線框架 （L/F:Lead Frame）
| 固定芯片（Die），實現芯片與外部電路的電連接 | 主體為銅，表面鍍銀/NiPdAu防氧化；除BGA/CSP用基板外，其他封裝均需L/F；存儲于氮氣柜（濕度＜40%RH） |
焊接線(金線) Gold Wire
| 連接芯片Pad（電極）與引線框架，傳遞電信號 | 主流為99.99%高純度金線（可靠性高）；低成本方案用銅線/鋁線（工藝難度大、良率低）；線徑決定電流承載能力（0.8-2.0mil） |
塑封料（EMC） Mold Compound
| 包裹芯片與焊接線，提供物理保護、絕緣與散熱 | 主要成分為環氧樹脂+添加劑（固化劑、阻燃劑等）；需零下5℃存儲，使用前常溫回溫24小時 |
銀漿（Epoxy）
| 將芯片固定在引線框架的Die Pad上，同時輔助散熱與導電 | 環氧樹脂+銀粉制成；需零下50℃存儲，使用前回溫24小時，點膠覆蓋率需＞75% |
封裝基板 | 替代引線框架，用于BGA/CSP等高端封裝，承載芯片并實現高密度電連接 | 多層布線結構，絕緣性與散熱性優異，成本高于引線框架 |
三、半導體封裝核心工藝流程：從晶圓到成品的全步驟拆解
封裝工藝按“前段（FOL）-中段-后段（EOL）”劃分，每個階段包含多道精密工序，需嚴格控制溫度、壓力、精度等參數，確保良率與可靠性。
1. 前段工藝（FOL）：芯片預處理與核心連接
前段工藝聚焦“從晶圓到芯片初步固定與引線連接”，是封裝的基礎環節，核心步驟如下：
?背面減薄（Back Grinding）：將晶圓正面貼膠帶保護電路區，研磨背面至封裝所需厚度（8-10mil），去除膠帶后檢測厚度均勻性，確保后續切割與粘接穩定性。
?晶圓切割（Wafer Saw）：將晶圓粘貼在藍膜（Mylar）上，用高速鋸片（轉速30-50K rpm）切割成獨立裸芯片（Die），切割后清洗去除粉塵，避免殘留影響后續工藝。
?二光檢查（2nd Optical）：在顯微鏡下檢查切割后的芯片外觀，篩選“崩邊（Chipping Die）”等不良品，提前剔除缺陷芯片。
?芯片粘接（Die Attach）：在引線框架的Die Pad上點銀漿（覆蓋率＞75%），通過高精度吸頭（定位精度X-0.2um、Y-0.5um）將芯片拾取并粘接在銀漿上，確保位置偏差＜0.05mm。
?銀漿固化（Epoxy Cure）：將粘接好的芯片置于氮氣環境中，175℃烘烤1小時，使銀漿硬化；固化后檢測“芯片剪切力（Die Shear）”，驗證粘接強度。
?引線焊接（Wire Bonding）：封裝最關鍵工序，用高純度金線（或銅線/鋁線）連接芯片Pad與引線框架：
a.打火桿（EFO）將金線前端熔化成球，通過陶瓷劈刀（Capillary）按壓在芯片Pad上，形成“第一焊點（Bond Ball）”；
b.劈刀牽引金線形成弧形（Wire Loop），按壓在引線框架上形成“第二焊點（Wedge，月牙形）”；
c.側向切斷金線，完成一次焊接；核心控制參數為壓力、超聲功率、時間、溫度，焊接后需檢測“金線拉力（Wire Pull）”“金球推力（Ball Shear）”等指標。
?三光檢查（3rd Optical）：檢查芯片粘接與引線焊接質量，剔除“虛焊、金線偏移”等不良品。
2. 后段工藝（EOL）：封裝成型與終檢
后段工藝聚焦“芯片保護、外形加工與性能驗證”，最終形成可交付的成品芯片，核心步驟如下：
?注塑封裝（Molding）：將焊接好的引線框架放入模具，注入熔融的塑封料（EMC），175-185℃下加壓（3000-4000N）固化60-120秒，使塑封料完全包裹芯片與金線；模具需精準控制溫度與壓力，避免出現“氣泡、溢料”等缺陷。
?激光打字（Laser Mark）：在封裝體表面激光刻字，內容包括產品型號、生產日期、批次編號（如“5800C”“K785740”），便于追溯與識別。
?模后固化（Post Mold Cure，PMC）：175±5℃烘烤8小時，進一步固化塑封料，消除內部應力，提升封裝體穩定性。
?去溢料（De-flash）：通過弱酸浸泡+高壓水沖洗，去除注塑后殘留在引腳間的多余塑封料，避免影響后續焊接。
?電鍍（Plating）：在引線框架引腳表面鍍高純度錫（無鉛工藝，符合RoHS標準），防止引腳氧化、提升焊接性能；傳統鉛錫合金（錫85%、鉛15%）因環保問題已被淘汰。
?電鍍退火（Post Annealing）：150±5℃烘烤2小時，消除電鍍層潛在的“晶須生長（Whisker Growth）”風險——晶須是錫層在溫濕度變化下生長的須狀晶體，可能導致引腳短路。
?切筋成型（Trim&Form）：將引線框架切割成獨立芯片單元（Trim），再通過模具將引腳壓制成所需形狀（如海鷗形、J形、直插形），最后裝入 Tube 管或 Tray 盤。
?四光檢查（Final Visual Inspection，FVI）：在低倍放大鏡下檢查成品外觀，篩選“注塑缺陷、電鍍不良、引腳變形”等不良品，確保交付質量。
總結
半導體封裝是集“材料選型、精密工藝、質量控制”于一體的系統工程：封裝形式決定芯片的應用場景，核心材料保障可靠性，全流程工藝則直接影響良率與性能。隨著芯片向“高集成度、高功率、小型化”發展，封裝技術也在持續升級（如CSP、Flip Chip），成為半導體產業創新的重要突破口。
//---END---//
免責聲明：文章僅為分享和學習使用，不做其他商業用途！內容如有侵權，請聯系博主刪除！（微信號：xinkejiquan001）
原創不易，常年堅持輸出行業干貨，希望大家能為專業、勤奮的小編打賞，感謝你們的鼓勵和支持！
