導(dǎo)讀:
SerDes 技術(shù)原理與關(guān)鍵技術(shù)
一、基礎(chǔ)原理
SerDes（Serializer/Deserializer）是高速串行收發(fā)核心技術(shù)，完成并行→串行（發(fā)送正向）、串行→并行（接收反向）的轉(zhuǎn)換，解決高速互聯(lián)的引腳、時序、帶寬與信道損耗問題。
1. 正向傳輸
正向傳輸指從并行數(shù)據(jù)輸入到高速差分信號輸出的完整鏈路，核心目標(biāo)：高吞吐、低 ISI、易同步、抗干擾。
1.1 傳輸速率與調(diào)制方式
1）傳輸速率
線速率 = 并行位寬 × 并行時鐘頻率，高速 SerDes 以 Gbps 為單位，典型覆蓋 10G/25G/56G/112G。
并行轉(zhuǎn)串行后，符號速率（波特率）決定物理層帶寬，是調(diào)制與編碼的基礎(chǔ)約束。
2）調(diào)制方式（電平映射）
調(diào)制是將編碼后符號映射為物理電平，決定頻譜效率與抗噪能力。
NRZ（PAM2）：兩電平，1bit / 符號，比特率 = 符號率；適用于≤28Gbps，眼圖張開大、實現(xiàn)簡單。
PAM4：四電平，2bit / 符號，相同符號率下帶寬效率翻倍；適用于 56G/112G，電平間距更小、對噪聲與均衡更敏感。
調(diào)制方式直接決定符號率與線速率的關(guān)系以及信道設(shè)計余量。
1.2 信號編碼
編碼在并串轉(zhuǎn)換前完成，解決時鐘恢復(fù)、直流平衡、誤碼檢測問題：
8b/10b：8bit 映射為 10bit，限制最長連 0 / 連 1，保證足夠跳變沿供CDR 鎖定，直流平衡好，帶冗余檢錯。
64b/66b：64bit 加 2bit 同步頭，開銷更低（≈3%），用于高速以太網(wǎng) /PCIe，配合擾碼打散長連 0/1。
擾碼 Scrambling：偽隨機(jī)化比特流，避免頻譜集中、減少 EMI 與長串穩(wěn)態(tài)。
編碼不改變電平類型，只為可靠傳輸與同步服務(wù)。
1.3 信號調(diào)制
調(diào)制將編碼符號轉(zhuǎn)為可傳輸?shù)牟罘帜M波形，包含發(fā)送端信號調(diào)制：
并串轉(zhuǎn)換 Serializer：高速時鐘將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)。
DAC/電平驅(qū)動：按 NRZ/PAM4 規(guī)則輸出對應(yīng)的差分電平。
發(fā)送端預(yù)加重/去加重：提前補償信道高頻損耗，抑制碼間干擾。
差分驅(qū)動：LVDS/CML 等差分輸出，抗共模干擾、適配 PCB/背板/線纜信道。
調(diào)制最終輸出帶預(yù)補償?shù)母咚俨罘中盘栠M(jìn)入信道。
2. 反向傳輸
反向傳輸指從信道差分輸入到恢復(fù)并行數(shù)據(jù)輸出，核心是信號復(fù)原、時鐘提取、判決解碼。
1）前端放大與均衡
CTLE 連續(xù)時間線性均衡：補償信道高頻衰減。
DFE 判決反饋均衡：消除后 cursor ISI，適配 PAM4 多電平判決。
2）時鐘數(shù)據(jù)恢復(fù) CDR
從數(shù)據(jù)跳變沿提取符號時鐘，完成最佳采樣點對齊；以 DPLL/相位插值實現(xiàn)頻率捕獲與相位跟蹤，是無單獨時鐘線的 SerDes 同步核心。
3）符號判決與解調(diào)
按 NRZ/PAM4 閾值對采樣電平做符號判決，還原比特流。
4）解碼與解擾、串并轉(zhuǎn)換
解除 8b/10b/64b/66b 與擾碼，恢復(fù)原始并行數(shù)據(jù)，輸出到系統(tǒng)側(cè)。
反向傳輸本質(zhì)是正向鏈路的逆過程加信道損傷補償，實現(xiàn)高速串行信號的可靠還原。
3. 插損補償
在車載 SerDes 高速鏈路設(shè)計中，信道插損補償是確保信號完整性的核心技術(shù)。高頻信號的衰減會導(dǎo)致信號邊沿變緩、眼圖閉合，并產(chǎn)生碼間干擾，從而增加誤碼率。因此，高速 SerDes 系統(tǒng)需要通過插損補償技術(shù)來恢復(fù)信號頻譜并提高鏈路可靠性。
插損補償通常通過發(fā)送端和接收端均衡協(xié)同實現(xiàn)。發(fā)送端均衡一般采用前饋均衡技術(shù)，通過對信號進(jìn)行預(yù)加重來增強(qiáng)高頻分量，使信號在通過信道后仍能保持較好的頻譜特性。
在接收端，常見的均衡方式包括連續(xù)時間線性均衡和判決反饋均衡。連續(xù)時間線性均衡位于模擬前端，通過在高頻段提供更高增益來補償信道衰減，但同時會放大噪聲。判決反饋均衡利用已判決數(shù)據(jù)對當(dāng)前符號進(jìn)行補償，主要用于消除后游標(biāo)碼間干擾，并且不會放大噪聲。
考慮到車載環(huán)境中溫度變化、線纜長度和電磁干擾等因素，現(xiàn)代 SerDes 系統(tǒng)通常采用自適應(yīng)均衡技術(shù)，通過鏈路訓(xùn)練動態(tài)調(diào)整均衡參數(shù)，從而在不同信道條件下保持穩(wěn)定的傳輸性能，提高高速數(shù)據(jù)鏈路的可靠性。
二、關(guān)鍵技術(shù)
1. 安全與冗余
1.1 功能安全
汽車可能面對惡劣的運行環(huán)境，溫度范圍從-40℃到 125℃，持續(xù)振動，電磁干擾強(qiáng)烈。這些因素使得車載芯片面臨前所未有的硬件失效和系統(tǒng)性失效風(fēng)險。為確保汽車在嚴(yán)苛的運行環(huán)境中，即使發(fā)生電子電氣系統(tǒng)故障，也能避免造成人身傷害，功能安全（Function Safety, FS）已成為汽車芯片設(shè)計的強(qiáng)制準(zhǔn)入門檻。常用的功能安全標(biāo)準(zhǔn)有國際標(biāo)準(zhǔn) ISO 26262 和國標(biāo) GB/T 34590。
ISO26262 的核心工具是危害分析與風(fēng)險評估（Hazard Analysis and Risk Assessment, HARA），產(chǎn)出是汽車安全完整性等級（Automotive Safety Integrity Level, ASIL）。HARA 是一個系統(tǒng)化分析過程，旨在回答三個問題：什么會出錯，有多嚴(yán)重，發(fā)生的可能性多大。首先，系統(tǒng)梳理所有可能的功能異常及其在特定運行條件下可能導(dǎo)致的危害事件。然后，對每個危害事件，從三個維度進(jìn)行評估。嚴(yán)重度（S）：潛在傷害的嚴(yán)重程度，從 S0(AIS0 及 AIS1-6 可能性小于 10%)到S3(AIS5-6 可能性大于 10%)。暴露度（E）：危害事件發(fā)生的概率，從 E1(對絕大多數(shù)駕駛員小于一年發(fā)生一次)到 E4(平均幾乎發(fā)生在每次駕駛中)。可控性（C）：駕駛員或其他交通參與者避免傷害的難易程度，從 C0(常規(guī)可控)至 C3(少于 90%能夠或者勉強(qiáng)能夠避免傷害)。再次，綜合 S, E, C 三個參數(shù)的評定結(jié)果，通過標(biāo)準(zhǔn)矩陣確定該危害事件對應(yīng)的 ASIL 等級，從低到高分為 A, B, C, D。ASILD 代表最高風(fēng)險等級，要求最嚴(yán)格的安全措施。
1.2 熱插拔
在車輛維護(hù)或生產(chǎn)過程中，攝像頭或顯示模塊可能在系統(tǒng)上電狀態(tài)下連接或斷開，即熱插拔。在車載 SerDes 系統(tǒng)中，PoC（Power over Coax）技術(shù)被廣泛使用于攝像頭與系統(tǒng)的連接，PoC 鏈路本身就通過同一根線纜同時傳輸電源和高速數(shù)據(jù)。熱插拔技術(shù)允許系統(tǒng)在不切斷主電源的情況下，安全地連接或斷開外設(shè)，不干擾當(dāng)前活躍數(shù)據(jù)線上的數(shù)據(jù)傳輸。典型場景包括：ECU 已上電時插入模塊，車輛震動導(dǎo)致瞬時接觸不良等情況。SerDes 系統(tǒng)必須支持熱插拔。
盡管熱插拔具備諸多優(yōu)勢，但其在汽車 SerDes 應(yīng)用中仍面臨若干挑戰(zhàn)，車載 SerDes 工作在高速且復(fù)雜的電磁環(huán)境下，熱插拔過程主要存在瞬態(tài)電壓，靜電放電和造成物理鏈路抖動的風(fēng)險。硬件設(shè)計建議包含輸入保護(hù)電路，自動鏈路恢復(fù)，電源時序獨立，短路 / 開路容忍等功能。為確保熱插拔過程的穩(wěn)定性，需參考國際標(biāo)準(zhǔn)如 ISO 11451-2。對于 ESD 放電測試，需要遵循 ISO 10605 標(biāo)準(zhǔn)。對于 PoC 系統(tǒng)的測試，可參考 ISO 7637 標(biāo)準(zhǔn)，其適用范圍包括 8 種瞬態(tài)脈沖如拋負(fù)載脈沖，要求系統(tǒng)耐受 12V 或 24V 干擾，以確保熱插拔過程的魯棒性。
2. EMC/EMI 抑制
車載芯片的應(yīng)用場景對電磁兼容性(EMC)提出苛刻的要求。EMC 指元器件能在電磁環(huán)境下正常工作。電磁干擾(EMI) 則指元器件正常工作時對外發(fā)射的電磁場，系統(tǒng)整機(jī)要求將元器件 EMI 抑制到可以接受的程度。為了有效抑制 SerDes高速信號產(chǎn)生的高頻電磁輻射，其內(nèi)部的鎖相環(huán)（PLL）通常會采用展頻時鐘（Spread Spectrum Clock, SSC）技術(shù)。同時汽車本身也是電磁干擾源，車載SerDes 的 EMC 問題通常不是單一器件導(dǎo)致，而是“芯片—PCB—連接器—線纜—車身接地”鏈路整體的共模路徑與回流路徑管理問題，需要多層面協(xié)同優(yōu)化，車載 SerDes 的 EMC 測試項與其對應(yīng)的標(biāo)準(zhǔn)如表 2-1 所示。
表 2-1 車載 SerDes 的 EMC 測試項與其對應(yīng)的標(biāo)準(zhǔn)表
3. FEC 的特點與應(yīng)用場
采用（Forward Error Correction, FEC）技術(shù)時，發(fā)送端在發(fā)送碼元(symbol)序列中加入差錯控制碼元。接收端利用差錯控制碼元，不僅可以檢測一定數(shù)量的錯誤碼元，還可以糾正一定數(shù)量的錯誤碼元。常用的 FEC 編碼有 BCH 碼，RS 碼，Turbo 碼，LDPC 碼等。車載 SerDes 領(lǐng)域常采用 RS 碼。
RS 碼以發(fā)明人 Reed 和 Solomon 的名字命名，是一種多進(jìn)制 BCH 碼。RS 碼建立在伽羅華域（Galois Field, GF）之上，通常使用 GF(2m)。如圖 2-1 所示，每個 symbol 由 m bits 表示。發(fā)送碼元序列有 k symbols，加入差錯控制碼元序列(n-k) symbols，總共組成 n symbols。該 RS 碼可以檢測(n-k) symbols 錯誤，可以糾正(n-k)/2 symbols 錯誤。
圖 2-1 RS 碼示意圖
RS碼的糾錯單位是symbol，一個symbol中只要有任何bit出錯，整個symbol即被認(rèn)為出錯。因此，一串連續(xù) bits 錯誤很可能只破壞少數(shù)幾個 symbols。所以，RS 碼以相對較低的冗余度，可以高效地糾正長突發(fā)錯誤。同時，加入(n-k)symbols 的差錯碼元后，RS 碼在糾正錯誤方面達(dá)到了 singleton 界，是理論上的最優(yōu)碼之一，實現(xiàn)了糾錯能力和編碼效率的平衡。
RS 碼在多個車載 SerDes 協(xié)議中得到了應(yīng)用。例如，HSMT 協(xié)議正向鏈路采用RS-FEC(384, 354, 9)，反向鏈路采用 RS-FEC(73, 69, 8)。ASA 協(xié)議正向鏈路在G1-G2速率下采用RS-FEC(216, 214, 8)，G3-G5速率下采用RS-FEC(240, 214, 8)，反向鏈路采用 RS-FEC(108, 106, 8)。
4. 自動重傳
在車載 SerDes 系統(tǒng)中，高速數(shù)據(jù)鏈路需在復(fù)雜電磁環(huán)境和較長傳輸距離條件下保持低誤碼率。盡管物理層均衡與編碼技術(shù)已顯著降低誤碼，但在實際應(yīng)用中仍不可避免地存在瞬態(tài)錯誤，例如電磁干擾、連接器不穩(wěn)定、電源噪聲及溫度變化引起的信號抖動。因此，僅依賴物理層優(yōu)化難以完全消除誤碼，系統(tǒng)通常引入自動重傳機(jī)制（Automatic Retransmission）以提升可靠性。
自動重傳機(jī)制基于 ARQ 思想，在數(shù)據(jù)傳輸過程中為每個數(shù)據(jù)幀附加錯誤檢測信息。接收端對數(shù)據(jù)進(jìn)行校驗，若檢測到錯誤，則通過反向控制通道向發(fā)送端請求重傳，發(fā)送端重新發(fā)送對應(yīng)數(shù)據(jù)幀，從而在有限開銷下有效糾正隨機(jī)錯誤并降低系統(tǒng)級誤碼率。
在車載 SerDes 中，該機(jī)制通常與 CRC 校驗結(jié)合使用。發(fā)送端在數(shù)據(jù)幀中加入 CRC 校驗碼，接收端重新計算并比對，一旦不一致即觸發(fā)重傳請求。依托 CRC對隨機(jī)錯誤的高檢測能力，可有效保障數(shù)據(jù)完整性。
系統(tǒng)通常采用高速正向鏈路與低速反向鏈路的雙向結(jié)構(gòu)，其中反向鏈路用于承載控制與重傳請求。為降低對實時性的影響，協(xié)議一般采用小數(shù)據(jù)幀結(jié)構(gòu)并結(jié)合流水線處理機(jī)制，以減少重傳帶來的延遲。
在視頻顯示應(yīng)用中，實時性要求較高，因此自動重傳通常采用有限重傳策略，僅對部分錯誤幀進(jìn)行恢復(fù)，以避免鏈路長時間阻塞。同時，在部分場景下允許少量錯誤幀丟棄，以保證畫面連續(xù)性。隨著鏈路速率提升至十幾 Gbps 甚至更高，瞬態(tài)誤碼影響更加顯著，自動重傳在系統(tǒng)穩(wěn)定運行中發(fā)揮關(guān)鍵作用。
總體而言，自動重傳通過與 CRC 和反向鏈路配合，在不顯著增加復(fù)雜度的前提下提供有效的錯誤恢復(fù)能力，是保障車載高速視頻傳輸可靠性的關(guān)鍵機(jī)制。
5. 均衡
在在高速串行通信中，信號經(jīng)過電纜和連接器傳輸時會受到信道損耗影響，尤其是高頻分量衰減明顯，從而導(dǎo)致接收端波形失真并產(chǎn)生碼間干擾（ISI），進(jìn)而增加誤碼率。因此，車載 SerDes 系統(tǒng)必須采用信道均衡技術(shù)進(jìn)行補償。
均衡的核心是對信號頻率響應(yīng)進(jìn)行調(diào)整，使信號在通過信道后恢復(fù)接近原始形態(tài)，從而改善眼圖開度并提高判決可靠性。根據(jù)實現(xiàn)位置不同，均衡可分為發(fā)送端均衡與接收端均衡。
發(fā)送端通常采用預(yù)加重（Pre-emphasis）或去加重（De-emphasis）技術(shù)，通過增強(qiáng)高頻分量來補償信道衰減。該方法實現(xiàn)簡單、功耗較低，可通過調(diào)節(jié)驅(qū)動電流或脈沖響應(yīng)實現(xiàn)。
接收端常見均衡技術(shù)包括連續(xù)時間線性均衡器（CTLE）和判決反饋均衡器（DFE）。CTLE 通過調(diào)整模擬放大器的頻率響應(yīng)提升高頻信號，結(jié)構(gòu)簡單且功耗較低；DFE 則利用歷史判決結(jié)果消除碼間干擾，對長尾 ISI 抑制效果更好，但實現(xiàn)復(fù)雜度較高。
在實際系統(tǒng)中，通常采用多級均衡結(jié)構(gòu)：發(fā)送端預(yù)加重進(jìn)行初步補償，接收端通過 CTLE 與 DFE 進(jìn)一步恢復(fù)信號質(zhì)量，從而適應(yīng)長距離鏈路傳輸。
此外，現(xiàn)代 SerDes 普遍支持自適應(yīng)均衡機(jī)制，接收端可根據(jù)鏈路狀態(tài)動態(tài)調(diào)整參數(shù)，以適應(yīng)不同線纜長度和環(huán)境條件。這一特性在車載應(yīng)用中尤為重要，因為系統(tǒng)布線和環(huán)境差異較大。
隨著數(shù)據(jù)速率不斷提升，均衡技術(shù)在保障信號完整性和系統(tǒng)穩(wěn)定性方面的重要性持續(xù)增強(qiáng)，是高速 SerDes 設(shè)計的核心技術(shù)之一。
6. 信道編碼
在高速串行通信中，信道編碼通過改善碼流統(tǒng)計特性，滿足時鐘恢復(fù)（CDR）、直流平衡（DC Balance）以及跳變密度等要求，是保障穩(wěn)定傳輸?shù)闹匾夹g(shù)。與均衡側(cè)重物理信道補償不同，信道編碼主要通過數(shù)據(jù)處理優(yōu)化傳輸特性。
車載 SerDes 中，信道編碼通常需滿足：保證足夠跳變密度以支持 CDR、維持直流平衡避免基線漂移、降低連續(xù)相同電平影響，并提供一定的鏈路控制能力。實際系統(tǒng)中主要采用線路編碼與擾碼兩類技術(shù)。
1）線路編碼
線路編碼通過映射輸入數(shù)據(jù)以控制碼流特性，常見方案包括：
8b/10b 編碼：提供良好的 DC 平衡與跳變特性，并通過運行差分控制避免基線漂移，同時支持控制字符，但編碼效率較低（80%）
9b/10b 編碼：在保持類似特性的基礎(chǔ)上提升編碼效率至約 90%，適用于高帶寬場景
64b/66b 編碼：通過少量冗余實現(xiàn)約 97%編碼效率，適合高速鏈路，但需結(jié)合擾碼以改善統(tǒng)計特性
2）擾碼（Scrambling）
擾碼通過偽隨機(jī)序列對數(shù)據(jù)進(jìn)行變換，使碼流接近隨機(jī)分布，從而避免長時間連續(xù)電平并提高跳變密度。該技術(shù)通常基于 LFSR 實現(xiàn)，結(jié)構(gòu)簡單、開銷較低，在接收端通過解擾恢復(fù)原始數(shù)據(jù)。擾碼還可改善頻譜分布，降低電磁干擾。
在采用 AC 耦合的鏈路中，DC Balance 是重要設(shè)計因素。8b/10b 和 9b/10b可實現(xiàn)嚴(yán)格平衡，而高效編碼方案通常結(jié)合擾碼以在統(tǒng)計意義上維持電平平衡，并優(yōu)化頻譜特性。
總體來看，線路編碼與擾碼協(xié)同作用，使車載 SerDes 在高速傳輸條件下仍能保持良好的信號統(tǒng)計特性和穩(wěn)定的時鐘恢復(fù)能力。隨著帶寬需求提升，未來編碼技術(shù)將在效率與信號特性之間進(jìn)一步優(yōu)化，以支撐更高速的數(shù)據(jù)互連。
7. 斷點檢測
7.1 技術(shù)背景
在智能汽車電子系統(tǒng)中，SerDes 是連接傳感器與域控制器的關(guān)鍵鏈路，主要采用同軸線與屏蔽雙絞線兩種方案，二者在阻抗及 TDR 檢測機(jī)制上差異顯著。為應(yīng)對復(fù)雜車載環(huán)境引發(fā)的線纜故障，時域反射技術(shù)憑借其非破壞、高精度、可在線檢測等優(yōu)勢，成為 SerDes 芯片中實現(xiàn)快速定位與識別故障的主流方案。
7.2 同軸線傳輸方案的 TDR 檢測
同軸線傳輸方案采用單端信號傳輸方式，其典型架構(gòu)如圖 2-2 所示：
圖 2-2 同軸線典型架構(gòu)圖
同軸線傳輸方案采用單端信號傳輸，P 信號經(jīng)中心導(dǎo)體傳輸，N 信號通過 50Ω電阻接地，外屏蔽層作回流路徑。其特性阻抗為 50Ω，收發(fā)端匹配 50Ω電阻。TDR 檢測以單端模式測量中心導(dǎo)體與屏蔽層間的阻抗特性，激勵信號由芯片內(nèi)置發(fā)射器注入 P 端，屏蔽層為參考地。同軸線故障檢測機(jī)制如表 2-2 所示：
表 2-2 同軸線故障檢測機(jī)制
故障定位公式：
其中，v 為信號在同軸線中的傳播速度（典型值約為 0.6c∽0.7c，c 為光速），Δt 為激勵信號與反射信號的時間差。
圖 2-3 展示了同軸線傳輸方案中各種故障類型的 TDR 激勵信號和接收波形：
圖 2-3 同軸線典型故障波形
同軸線傳輸方案采用單端信號傳輸，特性阻抗為 50Ω。TDR 檢測時，芯片向中心導(dǎo)體注入階躍激勵信號，通過測量中心導(dǎo)體與屏蔽層間的阻抗變化判斷鏈路狀態(tài)。其典型故障反射特征如下：開路呈正向階躍（ρ≈+1），短路呈負(fù)向階躍（ρ≈-1），阻抗不連續(xù)則出現(xiàn)對應(yīng)幅度的小反射脈沖。
7.3 屏蔽雙絞線傳輸方案的 TDR 檢測
屏蔽雙絞線傳輸方案采用差分信號傳輸方式，其典型架構(gòu)如圖 2-4 所示：
圖 2-4 屏蔽雙絞線 STP
屏蔽雙絞線（STP）傳輸方案采用差分信號傳輸，P、N 兩路反相信號構(gòu)成差分對。其特性阻抗為 100Ω，收發(fā)兩端需配置 100Ω端接電阻。TDR 檢測采用差分模式，由芯片內(nèi)置驅(qū)動器向 P、N 兩端同時注入差分階躍激勵信號，通過測量P、N 兩端間的差分阻抗變化，實現(xiàn)對鏈路狀態(tài)與故障位置的判別，屏蔽雙絞線故障檢測機(jī)制如表 2-3 所示。
表 2-3 屏蔽雙絞線故障檢測機(jī)制
故障定位公式：
其中，v 為信號在 STP 中的傳播速度（典型值約為典型值約為 0.6c ~ 0.7c），Δt 為激勵信號與反射信號的時間差。
7.4 芯片級 TDR 故障檢測實現(xiàn)方案
圖 2-5 車載 SerDes 芯片 TDR 概念結(jié)構(gòu)框圖
如圖 2-5 所示現(xiàn)代車載 SerDes 芯片內(nèi)部集成 TDR 功能，通過以下模塊實現(xiàn)線纜斷點檢測：
1）激勵信號生成：由反向鏈路發(fā)送器產(chǎn)生可配置階躍信號；
2）反射信號采集：高速 ADC 采樣反射波形，數(shù)字濾波提升信噪比；
3）故障識別算法：通過極性判斷故障類型（開路/短路），依據(jù)時延計算位置；
4）診斷接口：支持 I2C/SPI 讀取故障信息，并可通過中斷實時上報。
7.5 典型性能指標(biāo)
典型性能指標(biāo)如表 2-4 所示：
表 2-4 典型性能指標(biāo)
目 錄：
