[前瞻洞察] 派恩杰SiC嵌入式PCB主驅逆變器半橋模塊揭秘：嵌埋 vs. TPAK，損耗、熱阻、寄生電感和可制造性怎么一起收住？

一、路線選擇：不是先換冷卻，而是先壓低模塊內部熱阻

派恩杰橫向對比了英飛凌S-cell方案和內絕緣方案。

相比內絕緣，S-Cell熱路徑被多層材料拉長：厚銅cell層、填銅盲孔層和導熱硅脂層串在一起，熱要穿過多個界面才能到散熱端。如上圖，的典型約束包括Cu cell厚度大于1.2mm、盲孔層約120μm、導熱硅脂約150μm且導熱率低于5W/(m·K)。

派恩杰強調的內絕緣方案，本質是把散熱瓶頸前移到模塊內部解決。它用Si3N4陶瓷絕緣層承接耐壓和導熱，材料中給出的陶瓷層厚度約320μm，導熱率約80-90W/(m·K)。這樣做的目標不是單純讓模塊變薄，而是讓芯片發熱更快進入背面散熱路徑，同時保留傳統底部散熱的系統接口。

所以第一層判斷是：這份方案的先進性不在“把SiC埋進PCB”這個動作本身，而在它把絕緣、通流和散熱路徑合并成一套可落地的模塊結構。如果熱阻沒有先被壓住，后面再談高通流、低損耗和三相逆變器效率都會變成孤立指標。

二、半橋設計：35×40×1.9mm背后，是電流路徑和測溫路徑的重排

派恩杰將嵌埋SIC做成半橋設計，其關鍵參數：1500V/400A、35mm×40mm×1.9mm，這是一個面向主驅逆變器的功率密度目標。要做到這一點，不能只靠芯片參數，必須讓電流路徑、柵極路徑和熱路徑都變短、變寬、變可控。

其工程路線技術特征如下：

• 功率回路采用多層走線和厚銅工藝，用銅層互連替代引線鍵合；

• 低寄生電感依靠上下層電流的互感抵消，邏輯上就是把總寄生電感從“自感疊加”變成“自感減互感”；

• NTC靠近芯片，讓溫度反饋更貼近結溫變化；

• 背面裸銅可直接焊到散熱器，把底部散熱架構繼續沿用。

這里真正要看的不是單個結構亮點，而是它們是否互相支撐：低寄生讓開關更快，背面散熱讓溫升可控，近端測溫讓保護策略更有依據，DTS燒結和高剪切強度則回答制造可靠性。

三、靜態測試：先證明導通能力沒有被封裝結構犧牲

如果嵌入式結構只是讓動態損耗更低，卻犧牲了導通電阻，那主驅工況下的綜合收益會被抵消。

派恩杰靜態對比了TPAK和嵌入式兩方案：

• 25°C下嵌入式模塊RDS(on)約4.55mΩ，TPAK四并聯約4.51mΩ，基本接近；

• 到125°C和175°C時，嵌入式模塊分別約6.58mΩ和8.29mΩ，TPAK約6.75mΩ和8.53mΩ，嵌入式反而略低。

這個結果說明嵌入式PCB沒有因為內部銅層、盲孔或內絕緣結構引入明顯導通懲罰。Vth在25°C和175°C下也基本一致，說明兩種封裝形態下芯片靜態行為沒有被結構差異明顯拉偏。

這一步相當于給后面的動態測試打底：只有導通能力先站住，開關損耗降低才可能被解釋為封裝和回路優化的收益，而不是拿導通損耗換來的局部優勢。

四、動態測試：損耗下降的核心，是回路寄生和開關過程被壓短

TPAK和嵌入式的動態測試條件如下：VDS=800V，IDS=380A，VGS=-4V/18V，RG(on)=RG(off)=5Ω，負載電感53μH，Tj=25°C。這個條件接近主驅高壓大電流開關驗證.。

從波形邏輯看，嵌入式模塊的價值在于把功率回路縮短、把互連從線鍵合轉向銅層三維連接，從而讓開通和關斷過程更快結束。結果顯示：在800V/400A下，開通時間由404.0ns降到228.5ns，關斷時間由401.4ns降到267.8ns。

我們知道，更快開關不自動等于系統更好，因為dv/dt、di/dt、EMI和過沖都可能被放大。為此，派恩杰報用三相逆變器測試補充了損耗、殼溫和EMI改善方向。

五、損耗收益：44.4%的Eon+Eoff下降，是這篇材料最硬的數字

最后，我們看下在800V/400A條件下，開關損耗對比：

• 嵌入式模塊Eon約7.7mJ，TPAK四并聯約18.7mJ，降幅58.8%；

• Eoff約17.2mJ，對比26.1mJ，降幅34.1%；總開關損耗Eon+Eoff從44.8mJ降到24.9mJ，降幅44.4%。

這個數字意味著嵌埋式主驅逆變器在高頻、高電流、高溫邊界下多了一部分設計余量：損耗下降可以換效率，也可以換更低溫升、更小冷卻壓力、更高開關頻率或更好的EMI整定空間。

因此，這里這條主線形成了閉環：內絕緣和銅層互連解釋了為什么能低熱阻、低寄生；靜態測試說明導通沒有被犧牲；動態測試則把結構優勢落到開關能量。

六、工藝驗證：嵌入式PCB能否進主驅，最終看截面、耐壓、通流和回流焊

最后看下工藝。

對嵌入式功率模塊來說，下圖式嵌埋截面切片說明了層間厚度與盲孔互連狀態。派恩杰給出了絕緣與通流的計算依據：材料電強度大于40kV/mm，層間絕緣厚度大于75μm，折算絕緣強度大于3000V。

導通方面：

• 傳統銅線鍵合方案按單芯片4根15mil銅線、100A電流估算，截面積約0.46mm2，電流密度約217A/mm2；

• 嵌入式方案在功率源極pad位置布置84個盲孔，按最窄125μm估算截面積約1.03mm2，100A時電流密度約97A/mm2。

這說明嵌入式PCB不是單純取消鍵合線，而是把電流從“少數線狀通道”改成“多點銅層/盲孔并聯通道”。通流密度下降，才有資格談大電流半橋的長期穩定。

此外，Reflow驗證則回答另一個問題：如果模塊要進入更標準化的裝配流程，回流焊前后關鍵參數不能明顯漂移。