本文由半導體產業縱橫編譯自tom’shardware
Synopsys 本周推出了其 HBM3 解決方案，該解決方案使片上系統 (SoC) 的開發人員能夠為使用 5nm 制造工藝實施的 2.5D 設計添加對下一代 HBM3 內存的支持。IP 封裝支持 HBM3 內存芯片，容量高達 64GB，數據傳輸速率高達 7200 MT/s，帶寬高達 921 GB/s。
領先的內存制造商美光、三星和 SK 海力士已認可 Synopsys 業界首個完整的 HBM3 解決方案，并表示他們會致力于生產 HBM3 內存。Synopsys 的 HBM3 解決方案包括 DesignWare HBM3 控制器、物理接口 (PHY)、驗證 IP 和 3DIC 編譯器。
Synopsys HBM3 控制器支持多達 32 個偽通道（即 16 個物理 64 位通道或一個 1024 位接口），每個偽通道具有 16 到 64 個組以及高達 32Gb 的通道密度。更確切地說，具有 PHY 的控制器支持具有不同層數的 HBM3 內存堆棧，其容量高達 64 GB 以及具有高達 7200 MT/s 數據的 1024 位物理接口傳輸率。典型的 HBM 可以支持具有兩個、四個或六個控制器的SoC。因此，Synopsys 的 HBM3 解決方案可為配備四個 HBM3 堆棧的 SoC 提供高達 3.68 TB/s 的內存帶寬。
該控制器還支持糾錯碼 (ECC)、刷新管理和奇偶校驗，因此可用于需要各種 RAS（可靠性、可用性、可擴展性）功能的數據中心和高性能計算 (HPC) 應用程序。
Synopsys 表示，其 HBM3 控制器和 PHY 主要基于該公司經過 5nm 硅驗證的 HBM2E IP，這意味著風險降低。同時，Synopsys 的 HBM3 控制器使用經過驗證的 DFI 5.0 接口連接到其 PHY，并支持廣泛使用的 Arm 多端口 AMBA 4 AXI 主機接口。
為了進一步簡化實施并降低風險，該公司提供了 3DIC 編譯器，該編譯器具有完整的 HBM3 自動布線解決方案，可實現快速而穩健的設計開發。
“Synopsys 繼續滿足數據密集型 SoC 的設計和驗證要求，為 HBM3、DDR5 和 LPDDR5 等最先進的協議提供高質量的存儲器接口 IP 和驗證解決方案，”負責營銷和戰略的高級副總裁 John Koeter 說。“當關閉認證加速時，完整的 HBM3 IP 和驗證解決方案使設計人員能夠提供滿足不斷增長的帶寬、延遲和功率要求的產品”。
*聲明：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯系后臺。
