為跟上新興技術的步伐，高速數字標準快速更新換代，每一代的變化都給測試帶來了全新挑戰。在產品開發的每一個階段，從設計與仿真到分析和調試，再到合規性測試，客戶都需要對高速數字設計進行測試。?
作為?DesignCon 2022 的優質參展商，是德科技致力于與客戶攜手合作，共同展望測試挑戰，優化性能，推動高速計算接口、數據中心連接和消費電子產品加速上市。
時間：2022年4月5日至7日
地點：加利福尼亞州圣克拉拉市圣克拉拉會議中心
更多信息：
??是德科技在 DesignCon 2022 展會上的活動安排；
掃碼查看
? DesignCon 展會現場直播（4月6日下午1:00（太平洋時間））
掃碼查看
是德科技在?#1039 展臺展出以下產品和服務：
PathWave 設計軟件
?
Memory Designer 軟件
PathWave ADS Memory Designer 軟件實現了兩大創新，可以縮短新一代存儲器設計的開發周期：?支持 NAND 閃存，能夠通過一個平臺提供新一代存儲器的全部關鍵技術；支持 CA（命令/地址）數據總線版圖前期生成器，能夠借助直觀的工具輕松探索不同的信號總線設計，為復雜的存儲器系統生成帶有參數的版圖前期設計。
高速計算接口
?
PCI Express?（PCIe）6.0/5.0 發射機測試
這款新 PCIe 發射機測試解決方案旨在提高數字傳輸速度和吞吐量，同時解決它們在信號完整性、連接器串擾、接收機抖動靈敏度和總體信道插入損耗等方面帶來的重大測量挑戰。
?
PCIe 6.0/5.0 接收機測試
這項測試的目的是驗證功能強大的接收機能否接收到速率高達 64 GT/s 且大幅衰減的 PCIe 6.0 信號。創新的均衡技術可幫助接收機恢復傳輸信號的質量，允許從 PCIe 信號中恢復數字信息。
數據中心連通性
?
224G 接收機測試
1.6T 接收機測試解決方案，可以表征 224 Gbps 接口，為客戶提供大帶寬和出色的信號完整性。
?
224G 發射機測試
用于 224G 物理層（PHY）驗證的自動化測試系統，側重于信噪失真比（SNDR）和抖動測量。
?
112G 前向糾錯（FEC）和損傷
合規性測試解決方案旨在將 FEC 約束整合到 800GBASE 器件和元器件的物理設計驗證中。
消費電子
?
USB4 和?DisplayPort 2.0
利用 USB4 和 DisplayPort（DP）專業技術，展示通過低成本有損無源電纜實現 USB4 和 DP2.0 傳輸的解決方案。
信號完整性
?
信號完整性分析
展示對數字數據傳輸從發射機經過信道互連直到接收機整個過程的洞察。這個功能可以滿足超大規模數據中心網絡拓撲結構的要求，這類拓撲結構需要在 800G 物理層互連元器件（包括背板、線路卡、以太網電纜和連接器）上實現極高帶寬。
DDR5 存儲器驗證
?
DDR5 仿真和測試
聚焦對仿真波形執行 DDR5 合規性測試的新測量技術如何實現快速、可重復的測試，以及如何通過數據倉庫快速進行結果分析和決策。
是德科技專家將舉辦多場研討會和小組討論并發表相關論文，與會者可以借助這些機會了解與數字設計相關的重要主題和挑戰。
掃碼了解更多
PCI-SIG?、PCIe? 和 PCI Express? 是 PCI-SIG 在美國的注冊商標和/或服務標識。
