?
在傳統(tǒng)的計(jì)算機(jī)內(nèi)存層次結(jié)構(gòu)中，NAND閃存位于離CPU最遠(yuǎn)的位置，與靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM）和動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM）相比，它相對(duì)成本便宜、傳輸速度慢。
?
閃存領(lǐng)域的重要性體現(xiàn)在其在全球半導(dǎo)體資本支出中約占三分之一的可觀份額。它的成功與其不斷擴(kuò)展存儲(chǔ)密度和成本的能力有關(guān)，這也是NAND閃存技術(shù)發(fā)展的主要驅(qū)動(dòng)力。大約每?jī)赡?，NAND閃存行業(yè)就能夠大幅提高位存儲(chǔ)密度。
?
在此過程中，行業(yè)也已經(jīng)引入了多項(xiàng)技術(shù)創(chuàng)新來保持這一趨勢(shì)線。直到近期，NAND閃存單元都以平面配置排列，使用浮柵晶體管進(jìn)行存儲(chǔ)操作。浮柵晶體管由兩個(gè)柵極組成：浮柵和控制柵。浮柵與晶體管結(jié)構(gòu)的其余部分隔離，通常由多晶硅制成?？刂崎T是普通晶體管門。
?
浮柵與晶體管結(jié)構(gòu)的其余部分隔離
?
通過向控制柵極施加脈沖來完成存儲(chǔ)單元的寫入，該脈沖基于隧道機(jī)制迫使電子進(jìn)入或離開浮柵。電荷的存在與否都會(huì)改變晶體管的閾值電壓，這種變化稱為內(nèi)存窗口。因此，信息被編碼在浮柵晶體管的閾值電壓中，并通過測(cè)量漏極電流來完成讀取。存儲(chǔ)在隔離柵極中的電荷長(zhǎng)時(shí)間保持不變，使存儲(chǔ)器具有非易失性特性。
?
20多年來，浮柵一直是2D NAND的常用方法，盡管其結(jié)構(gòu)相當(dāng)復(fù)雜，但能提供可靠的運(yùn)行。通過減小浮柵單元的尺寸，可以提高位存儲(chǔ)密度。然而，2D NAND縮放在大約15nm 半間距處飽和，主要是因?yàn)殛嚵锌煽啃院挽o電干擾問題。
?
?走向3D以降低每比特成本存儲(chǔ)密度的進(jìn)一步提高是通過向第三維的過渡實(shí)現(xiàn)的，而不是通過堆疊類似NAND的2D層，因?yàn)檫@樣做所需的工藝步驟會(huì)大大增加成本。真正的3D NAND的基本思想是將單元堆疊成垂直的串，從而達(dá)到更高密度的單位面積。在這種配置中，單元格仍然通過水平字行來尋址。
?
最常見的制造方法是環(huán)柵（GAA）垂直溝道方法，從生長(zhǎng)氧化物/氮化物層堆疊開始。接下來，使用先進(jìn)的干法蝕刻工具通過堆疊向下鉆取圓柱形孔。沿孔的側(cè)壁沉積隧道和捕獲層。為了完成這個(gè)沖孔和堵塞的過程，在孔內(nèi)沉積一個(gè)薄的多晶硅通道，然后是一個(gè)核心填充物，形成一個(gè)類似通心粉的結(jié)構(gòu)。
?
下一步，去除氮化物并用字線金屬代替。在這些GAA結(jié)構(gòu)中，圓柱形柵極環(huán)繞通道結(jié)構(gòu)增強(qiáng)了載流子注入捕獲層的能力，從而擴(kuò)大了編程/擦除窗口。
?
在典型3D NAND閃存結(jié)構(gòu)中，BL=位線，WP =字板，
BSP=底部選擇板，SP=源極板和TSL=頂部選擇線
?
通過增加更多的層而不是縮小特征尺寸，NAND閃存行業(yè)放棄了傳統(tǒng)的縮放方式。第一個(gè)商業(yè)3D NAND產(chǎn)品于2013年推出，堆棧數(shù)為24字線層（128GB）。根據(jù)供應(yīng)商的不同，結(jié)構(gòu)存在變化，被稱為V-NAND和BICS等不同名稱。
?
因此，3D NAND是第一個(gè)也是唯一一個(gè)將真正的3D產(chǎn)品推向市場(chǎng)的技術(shù)。在接下來的幾年里，為了保持比特密度的變化趨勢(shì)，更多的層被疊加在一起。最近，一些主要公司推出了基于232層3D NAND的產(chǎn)品，預(yù)計(jì)這種增加層數(shù)的趨勢(shì)將在未來幾年持續(xù)下去。
?
?從浮柵到電荷陷阱在研發(fā)過程中，為了促進(jìn)具有挑戰(zhàn)性的3D工藝或進(jìn)一步增加位密度，還采用了其他創(chuàng)新措施。例如增加位密度：每個(gè)單元最多增加4位，這是NAND閃存技術(shù)的真正資產(chǎn)。以4位為例，足夠大的存儲(chǔ)窗口可以激活多級(jí)電池，支持每個(gè)晶體管中使用16個(gè)獨(dú)立的電荷水平。
?
另一個(gè)創(chuàng)新是用電荷陷阱單元代替浮柵單元，這意味著更簡(jiǎn)化的工藝流程。兩種電池的工作原理相對(duì)相似，但在電荷捕獲電池中，捕獲層是絕緣體，通常是氮化硅，它在相鄰電池之間提供較少的靜電干擾。這種電荷陷阱單元現(xiàn)在是大多數(shù)3D NAND結(jié)構(gòu)的基礎(chǔ)。?
?提高位存儲(chǔ)密度為了維持NAND閃存路線圖，一些主要廠商最近宣布將層數(shù)增加到至少500層。按照趨勢(shì)線，這一數(shù)字將在十年內(nèi)增加到1000人。增加層數(shù)會(huì)帶來更高的處理復(fù)雜性，它挑戰(zhàn)了沉積和蝕刻工藝，并導(dǎo)致應(yīng)力在層內(nèi)積聚。為了應(yīng)對(duì)挑戰(zhàn)，NAND閃存制造商最近開始將層數(shù)拆分為至少兩層，并將單獨(dú)處理的層堆疊在彼此之上。
?
然而，人們擔(dān)心如果沒有重大創(chuàng)新，這種演變將逐漸降低NAND閃存產(chǎn)品的成本效率。層數(shù)的增加需要投資高度先進(jìn)的沉積和腐蝕工具。多層疊加的趨勢(shì)將大大增加掩模的數(shù)量、處理步驟和時(shí)間。它還可能導(dǎo)致存儲(chǔ)路線圖的速度變慢，因?yàn)?000層的堆棧直到2030年都不可用。
?
隨著層數(shù)的增加，由于圖案化和應(yīng)力原因?qū)е驴s小層厚度和控制堆疊高度的壓力。這種Z間距縮放降低了堆疊中所有材料的高度，包括字線金屬和氧化物。
?Z間距縮放Z間距的縮放可能會(huì)通過進(jìn)一步減少x-y尺寸來補(bǔ)充。在3D NAND的發(fā)展過程中，需要在存儲(chǔ)單元上進(jìn)行重大創(chuàng)新，這一點(diǎn)一直沒有改變。因此，正在探索新的材料和電池結(jié)構(gòu)作為GAA NAND閃存電池的替代品。
?
在發(fā)展過程中，值得關(guān)注的是連接晶體管的溝槽狀結(jié)構(gòu)。在這種體系結(jié)構(gòu)中，存儲(chǔ)單元不再是循環(huán)的。它們是在溝槽的側(cè)壁實(shí)現(xiàn)的，溝槽兩端的兩個(gè)晶體管增加了位密度。從操作的角度來看，與圓形GAA NAND閃存電池相比，溝槽電池類似于平面單元電池。
?
盡管它在電氣特性上有一點(diǎn)缺陷（比如程序/擦除窗口），但溝槽狀結(jié)構(gòu)的單位電池面積在x-y方向上可以比“GAA”電池減少。因此，溝槽電池被提出作為下一代NAND閃存電池架構(gòu)，有望將x-y間距從今天的140nm降低到約30nm。
?環(huán)柵架構(gòu)（頂部）與溝槽NAND閃存單元架構(gòu)（底部）的比較
?
*聲明：本文系原作者創(chuàng)作。文章內(nèi)容系其個(gè)人觀點(diǎn)，我方轉(zhuǎn)載僅為分享與討論，不代表我方贊成或認(rèn)同，如有異議，請(qǐng)聯(lián)系后臺(tái)。
