Lattice FPGA選型和開發(fā)，這是我看過最詳盡的攻略！建議收藏~

市場上有許多不同類型的FPGA，每種類型都有不同的功能和特性組合?？删幊探Y(jié)構(gòu)是所有FPGA的核心，并以可編程邏輯塊陣列的形式呈現(xiàn)（圖1a）。FPGA結(jié)構(gòu)進一步擴展可包括SRAM塊（稱為塊RAM (BRAM)）、鎖相環(huán) (PLL) 和時鐘管理器等組件（圖1b）。此外，還可以添加數(shù)字信號處理 (DSP) 塊（DSP切片）和高速串行器/解串器(SERDES)（圖1c）。

外設(shè)接口功能（如CAN、I²C、SPI、UART和USB）可以實現(xiàn)為可編程結(jié)構(gòu)中的軟內(nèi)核，但許多FPGA將其作為硬內(nèi)核在硅片中實現(xiàn)。同樣，微處理器也可以實現(xiàn)為可編程結(jié)構(gòu)中的軟內(nèi)核，或作為硬內(nèi)核在硅片中實現(xiàn)（圖1d）。不同F(xiàn)PGA針對不同的市場和應(yīng)用提供不同的功能、特性和容量集合。

FPGA供應(yīng)商有很多，包括Altera（被Intel收購）、Atmel（被Microchip Technology收購）、Lattice Semiconductor、Microsemi（也被Microchip Technology收購）和Xilinx。

所有這些供應(yīng)商都提供多個FPGA系列；有的提供片上系統(tǒng) (SoC) FPGA（包含硬處理器內(nèi)核），有的則針對航天等高輻射環(huán)境提供耐輻射器件。由于產(chǎn)品系列眾多，每個系列提供不同的資源，因此為眼前的任務(wù)選擇最佳器件可能很棘手。本文著重介紹了Lattice Semiconductor推出的器件系列及相關(guān)設(shè)計工具。

Lattice Semiconductor的FPGA產(chǎn)品范圍覆蓋低中端，專注于低功耗器件，應(yīng)用遍及通信、計算、工業(yè)、汽車和消費類等迅速增長的市場，以此幫助客戶解決從邊緣到云的網(wǎng)絡(luò)問題。

Lattice推出了四個主要的FPGA系列：

• iCE（堪稱世界上最小的超低功耗FPGA）

• CrossLink和CrossLinkPlus（針對高速視頻和傳感器應(yīng)用進行了優(yōu)化）

• MachXO（針對橋接、擴展、平臺管理和安全應(yīng)用進行了優(yōu)化）

• ECP（針對連接和加速應(yīng)用的通用器件）

  
  

此外，Lattice還推出了諸多設(shè)計和驗證工具套件，包括Lattice Diamond軟件（用于CrossLink/CrossLinkPlus、MachXO和ECP器件）、Lattice Radiant軟件（用于iCE FPGA和未來架構(gòu)）、LatticeMico（用于創(chuàng)建基于軟微處理器設(shè)計的圖形工具），以及Lattice sensAI堆棧和神經(jīng)網(wǎng)絡(luò)編譯器（用于人工智能 (AI) 和機器學(xué)習(xí) (ML) 設(shè)計）。

許多設(shè)計人員都認為Lattice的ECP器件是“傳統(tǒng)”FPGA器件。這類器件采用10mm x 10mm封裝，引腳間距0.5mm，最多可包含85,000 (k) 個四輸入查找表 (LUT)。靜態(tài)和動態(tài)功耗較低，協(xié)議無關(guān)單通道SERDES功能器件的功耗低于0.25W，四通道SERDES功能器件則低于0.5W。

除了SRAM塊、數(shù)字信號處理 (DSP) 塊、鎖相環(huán) (PLL) 和時鐘管理器外，ECP FPGA還具有可編程I/O，支持LVCMOS 33/25/18/15/12、XGMII、LVTTL、LVDS、Bus-LVDS、7:1 LVDS、LVPECL和MIPI D-PHY輸入/輸出接口。

ECP FPGA的配置單元基于SRAM，因此與所有其他基于SRAM的FPGA一樣，僅當(dāng)系統(tǒng)通電時，才能由外部（例如閃存器件、微處理器、微控制器）加載配置。

ECP器件的一個典型示例是LFE5UM5G-25F-8BG381C，支持ECP5 5G SERDES的FPGA，采用10mm x 10mm封裝。為了使設(shè)計人員能更好地研究和試驗ECP5 FPGA系列的特性，Lattice還推出了相應(yīng)的ECP5-5G開發(fā)板LFE5UM5G-45F-VERSA-EVN（圖2）。

圖2：ECP5評估板可作為原型開發(fā)板，具有豐富的邏輯塊、I/O、5G SERDES和擴展排針。（圖片來源：Lattice Semiconductor）

iCE器件是市面上現(xiàn)有體積最小的FPGA，該系列中最小的器件采用1.4mm x 1.4mm封裝，提供18個I/O。iCE FPGA采用靈活的邏輯架構(gòu)，最多可包含5k個四輸入LUT，具有高達128Kb的Lattice嵌入式sysMEM BRAM、1Mb的單端口RAM (SPRAM)、高性能DSP塊，以及可定制I/O。

iCE FPGA器件體積小、功耗低（對于多數(shù)應(yīng)用，休眠電流低至75μA，有功電流范圍從1至10mA），但功能卻很強大。例如，這類器件可實現(xiàn)人工神經(jīng)網(wǎng)絡(luò) (ANN)，可用于模式匹配以實現(xiàn)邊緣應(yīng)用中“始終開啟”的人工智能。

iCE FPGA的配置數(shù)據(jù)存儲在非易失性存儲器 (NVM) 中，因而屬于一次性可編程 (OTP) 器件。盡管如此，器件仍包含基于SRAM的配置單元。開發(fā)過程中，可將設(shè)計直接由外部加載至基于SRAM的配置單元來進行測試。設(shè)計提交后，即可將其加載至NVM中。器件上電后，存儲于NVM的配置將以并行傳輸方式自動復(fù)制到基于SRAM的配置單元中。

iCE器件的一個示例是ICE40UL1K-SWG16ITR1K iCE40 UltraLite，它是世界上外形尺寸最小的FPGA（截至本文發(fā)布時），采用1.4mm x 1.4mm封裝，靜態(tài)功率為42μW。代表性開發(fā)板包括HM01B0-UPD-EVNHimax HM01B0 UPduino擴展板和sensAI模塊化演示板（圖3）。

圖3：Himax HM01B0 UPduino擴展板是一款完整的開發(fā)套件，適用于通過以視覺和聲音作為傳感器輸入來實現(xiàn)人工智能 (AI)。（圖片來源：Lattice Semiconductor）

該套件基于UPduino 2.0開發(fā)板，這款A(yù)rduino外形尺寸的快速原型開發(fā)板，具有iCE40 UltraPlus FPGA的性能和I/O功能。此外，套件還包括Himax HM01B0低功耗圖像傳感器模塊和兩個I²S麥克風(fēng)。

CrossLink和CrossLinkPlus系列都是專用FPGA，除了可編程邏輯和強大的I/O功能外，器件規(guī)格經(jīng)過強化，因而可廣泛適用于工業(yè)和汽車應(yīng)用。其中包括移動行業(yè)處理器接口 (MIPI) D-PHY高速數(shù)據(jù)通信物理層標準、相機串行接口2 (CSI2) 和顯示串行接口2 (DSI2) 內(nèi)核；封裝分別采用6mm x 6mm (CrossLink) 和3.5 mm x 3.5mm (CrossLinkPlus)。

與iCE FPGA一樣，CrossLink器件的配置數(shù)據(jù)存儲在OTP NVM中，也包含基于SRAM的配置單元，開發(fā)過程中可直接加載進行測試。設(shè)計提交后，則將其加載至NVM中。器件上電后，數(shù)據(jù)以并行傳輸方式自動復(fù)制到基于SRAM的配置單元中。相比之下，CrossLinkPlus器件的配置單元基于閃存，因此可根據(jù)需要對這些器件進行重新編程；此外，器件還具有不足10ms的即時啟動功能。

CrossLink器件的一個示例是LIF-MD6000-6JMG80I，具有5,936個邏輯單元和37個I/O，總RAM位數(shù)為184,320。在著手開始嵌入式視覺設(shè)計時，設(shè)計人員可借助LF-EVDK1-EVN嵌入式視覺開發(fā)套件，將基于CrossLink的MIPI輸入與ECP5FPGA處理整合，用以進行嵌入式視覺設(shè)計的原型開發(fā)（圖4）。

MachXO FPGA具有數(shù)百個I/O，對需要GPIO擴展、接口橋接和上電管理功能的各種應(yīng)用而言，可謂絕佳選擇。系列中的最新產(chǎn)品旨在符合NIST標準，另增安全功能以確保系統(tǒng)硬件和固件的安全性。

MachXO FPGA具有一組功能強大的GPIO，包括“熱插拔”等功能，因而無論電源軌狀態(tài)如何，都可向I/O施加電壓。此外，雖然多數(shù)FPGA輸入默認為上拉狀態(tài)，但MachXO輸入默認為下拉狀態(tài)，因此非常適合控制功能應(yīng)用。MachXO FPGA具有不足10ms的即時啟動功能，可作為“先啟后?！笨刂破骷睦硐虢鉀Q方案，在系統(tǒng)上電和斷電期間用于對其他元器件進行管理和排序。

MachXO器件的配置數(shù)據(jù)存儲在閃存中。這類器件也包含基于SRAM的配置單元。器件上電后，存儲于閃存的配置數(shù)據(jù)將以并行傳輸方式自動復(fù)制到基于SRAM的配置單元中。此外，器件運行時，可將新配置加載至閃存中，之后可選擇在適當(dāng)?shù)臅r候?qū)⑿屡渲脧?fù)制到SRAM單元中。

MachXO器件的一個典型示例是LCMXO3LF-9400C-6BG256C，具有9,400個邏輯單元和206個I/O，總RAM位數(shù)為442,368。代表性開發(fā)板是LCMXO3LF-6900C-S-EVN MachXO3入門套件（MachX03L版本）。

套件板具有SPI閃存，可用于評估外部啟動或雙重啟動功能。評估MIPI DSI和CSI2 I/O時，建議使用LCMXO3L-DSI-EVNMachXO3L DSI分線板；評估高速差分I/O時，建議使用LCMXO3L-SMA-EVNMachXO3L SMA分線板。

伴隨FPGA發(fā)展的最常見技術(shù)之一是語言驅(qū)動設(shè)計 (LDD)。這涉及使用Verilog或VHDL等硬件描述語言(HDL)，在抽象級別（即寄存器傳送級 (RTL)）上捕獲設(shè)計意圖。通過邏輯仿真進行驗證之后，該表達式將連同目標FPGA類型、引腳分配和時序約束（例如最大輸入到輸出延遲）等其他信息一并傳輸至合成引擎。合成引擎輸出的配置文件可以直接加載至FPGA中，或者對基于SRAM的FPGA而言，可加載至外部存儲器件中（圖6）。

Lattice Diamond屬于這類工具，可提供完整的基于GUI的FPGA設(shè)計和驗證環(huán)境，適用于CrossLink、MachXO和ECP器件。

與Lattice Diamond一樣，Lattice Radiant也可提供完整的基于GUI的FPGA設(shè)計和驗證環(huán)境，但后者主要針對iCE FPGA和未來架構(gòu)。

Lattice Radiant功能眾多：

• 行業(yè)標準IEEE 1735知識產(chǎn)權(quán) (IP) 加密和Synopsys設(shè)計約束 (SDC)，實現(xiàn)最佳互操作性

• 集成的工具組環(huán)境，簡化設(shè)計導(dǎo)航和調(diào)試功能

• 全新的Process Toolbar支持簡單的“一鍵式”設(shè)計執(zhí)行功能

• 完整的物理到邏輯閉環(huán)設(shè)計流程，實現(xiàn)交叉探索

• IP 數(shù)據(jù)打包功能，使開發(fā)人員和第三方 IP 提供商能夠以適合分發(fā)的形式打包經(jīng)加密的 IP 數(shù)據(jù)包

Lattice推出了兩款軟處理器內(nèi)核——LatticeMico8和LatticeMico32，兩者均可應(yīng)用于 FPGA 的可編程結(jié)構(gòu)。

LatticeMico8是一款8位微控制器，針對MachXO2可編程邏輯器件 (PLD) 系列進行了優(yōu)化和全面測試。此外，該器件也可用于其他FPGA系列的參考設(shè)計。微控制器內(nèi)核結(jié)合了完整的18位寬指令集與32個通用寄存器，在保留豐富功能的同時，最大限度地減少消耗的器件資源——最小配置中LUT少于200個。

LatticeMico32是一款32位哈佛架構(gòu)RISC微處理器。LatticeMico32結(jié)合了32位寬指令集與32個通用寄存器，因而性能和靈活性適合各種市場應(yīng)用。采用RISC架構(gòu)，在確保性能滿足各種應(yīng)用所需的同時，使內(nèi)核消耗的器件資源最少。為了加速微處理器系統(tǒng)的開發(fā)，可將LatticeMico32與幾種兼容WISHBONE控制器的可選外設(shè)元器件集成。

LatticeMico系統(tǒng)開發(fā)工具具有圖形用戶界面，使用戶可對LatticeMico處理器內(nèi)核和外設(shè)進行拖放式操作，將其連接至總線，并為各元器件定義各種參數(shù)，例如在處理器地址空間中的位置。系統(tǒng)定義完成后，該工具即可自動生成相應(yīng)的RTL以進行仿真和合成。此外，該系統(tǒng)提供的工具使用戶能夠生成軟件，用以在處理器內(nèi)核上運行。

目前，機器學(xué)習(xí) (ML) 和人工智能 (AI) 應(yīng)用廣泛部署于各種嵌入式系統(tǒng)和整個物聯(lián)網(wǎng) (IoT)，包括工業(yè)物聯(lián)網(wǎng) (IIoT)。

Lattice sensAI堆棧包含評估、開發(fā)和部署基于FPGA的ML/AI解決方案所需的一切功能，包括模塊化硬件平臺、示例演示、參考設(shè)計、神經(jīng)網(wǎng)絡(luò)IP內(nèi)核，軟件開發(fā)工具和定制設(shè)計服務(wù)。在消費類和工業(yè)物聯(lián)網(wǎng)應(yīng)用中，開發(fā)人員可借助該堆棧實現(xiàn)靈活的機器學(xué)習(xí)推斷引擎，加快上市時間。

Lattice卷積神經(jīng)網(wǎng)絡(luò) (CNN) 加速器IP內(nèi)核是用于深度神經(jīng)網(wǎng)絡(luò) (DNN) 的計算引擎。該引擎針對卷積神經(jīng)網(wǎng)絡(luò)進行了優(yōu)化，因此可用于分類、對象檢測和跟蹤等基于視覺的應(yīng)用。CNN IP內(nèi)核本身可執(zhí)行所需的計算，因此無需額外添加處理器。

同時，借助Lattice神經(jīng)網(wǎng)絡(luò)編譯器，設(shè)計人員可使用TensorFlow、Caffe和Keras等通用開發(fā)框架下創(chuàng)建的神經(jīng)網(wǎng)絡(luò)，并將其編譯以在Lattice CNN和緊湊型CNN加速器IP內(nèi)核中實施。

最佳設(shè)計解決方案常常是由處理器與FPGA的組合提供，或由FPGA單獨提供，或以硬處理器內(nèi)核作為部分結(jié)構(gòu)的FPGA提供。作為一項技術(shù)，F(xiàn)PGA多年來發(fā)展迅速，如今已經(jīng)能夠滿足靈活性、處理速度、功耗等多方面的設(shè)計需求，非常適合智能接口、機器視覺和AI等眾多應(yīng)用。

如上所述，Lattice Semiconductor的FPGA產(chǎn)品范圍覆蓋低中端，專注于低功耗器件，應(yīng)用遍及通信、計算、工業(yè)、汽車和消費類等迅速增長的市場，以此解決從邊緣到云的網(wǎng)絡(luò)問題。此外，Lattice還推出了若干設(shè)計和驗證工具套件，適用于基于語言的設(shè)計、基于圖形處理器的設(shè)計以及專注于機器學(xué)習(xí)和人工智能應(yīng)用的設(shè)計等各種設(shè)計流程。

文章來源：得捷電子Digi Key

免責(zé)聲明：本文系網(wǎng)絡(luò)轉(zhuǎn)載，版權(quán)歸原作者所有。如有問題，請聯(lián)系我們，謝謝！

推薦閱讀

300億美元！AMD或?qū)⑹召徺愳`思，最快下周達成！

10-09 特稿

彭博社稱美國政府正試圖限制支付寶與微信支付；臺積電9月營收同比增24.9%

10-09 特稿

EN