答題|深度論證-高速走線控制100歐姆阻抗一定是最好的選擇嗎？

感謝各位網(wǎng)友的精彩評論，以下是高速先生的觀點：

1，首先本文以兩個案例，列舉了100歐姆PCB走線可能不是最好的選擇，因為鏈路上有些阻抗不連續(xù)的點是優(yōu)化不到100歐姆，因此適當(dāng)?shù)慕档妥呔€的阻抗可以在一定頻段下維持阻抗的連續(xù)性，會有一定的改善，不過這就需要仿真來去詳細(xì)量化了，如果不仿真的話，就沒法精確的定量；

2，另外要降低PCB走線阻抗的初衷就是因為鏈路上很多的點做不到100歐姆，常見的鏈路上阻抗不連續(xù)的點（大多是低的）主要包括了BGA過孔，電容，連接器過孔，金手指焊盤等位置，當(dāng)然如果是跨板連接的話，還有像背板連接器本身，線纜連接器等，當(dāng)然我們的目標(biāo)是盡量把這些阻抗不連續(xù)的點做到接近100歐姆，優(yōu)化方式就包括常見的挖空反焊盤增加感性來補(bǔ)償容性的方案了，這樣就能讓PCB走線的阻抗正常按100歐姆來走不用去調(diào)整，不然就像本文的案例一樣，仔細(xì)仿真評估下PCB走線的阻抗值降低到哪個范圍更理想了！

阻抗不連續(xù)的地方有：過孔、連接器引腳、器件焊盤、直角走線、分叉走線處、換層走線、跨分割等等。優(yōu)化手段，首先是整板走線阻抗的統(tǒng)籌規(guī)劃與協(xié)調(diào)一致，然后就是根據(jù)設(shè)計準(zhǔn)則并結(jié)合仿真軟件對局部走線和阻抗匹配的優(yōu)化。?

目前遇到的阻抗不連續(xù)的地方及設(shè)計優(yōu)化方法：
1、過孔：減少stub，增大孔與周圍gnd的間距，平衡產(chǎn)品需求和成本，可采用背鉆或HDI來優(yōu)化stub問題，換孔處增加回流孔；
2、焊盤：根據(jù)目標(biāo)阻抗值及焊盤大小和既定參數(shù)，計算焊盤下方挖空層數(shù)來滿足阻抗要求；
3、參考平面不完整：調(diào)整走線或平面，保證目標(biāo)阻抗線參考平面完整；
4、板與板間連接扣合處：針對有阻抗信號的連接器或接插件，盡量采用選用扣合阻抗匹配或無損的連接器或接插件；
5、線寬超過工藝要求：比較經(jīng)典的是假八層案例，原有的環(huán)境下要達(dá)到目標(biāo)阻抗，線寬超出最小線寬制程能力，通過增加介質(zhì)厚度，線寬增加來滿足制作；??

最近公司在設(shè)計背板，阻抗突變的地方有以下幾處：
1.pressfit 引腳孔處，需要適當(dāng)挖空，盡量把阻抗升上去(和過孔的優(yōu)化方式一樣，過孔中間是空的，而pressfit ? 引腳孔到時候是要插入引腳針的);
2.ac耦合電容的焊盤需要合理設(shè)計大小，隔層挖空;
3.差分過孔需要挖空，回流地孔位置需要仿真?

在 PCB 設(shè)計中，常見的阻抗不連續(xù)的地方包括：

? ? 1. 過孔：過孔是連接不同層的金屬導(dǎo)通孔，會導(dǎo)致信號路徑中的阻抗不連續(xù)。

? ? 2. 線寬變化：線路寬度的改變會引起阻抗的變化。

? ? 3. 拐角：線路的拐角處會產(chǎn)生阻抗不連續(xù)。

? ? 4. 不同層的轉(zhuǎn)接：PCB 中的不同層之間的轉(zhuǎn)接也可能導(dǎo)致阻抗不連續(xù)。

? ? 5.封裝造成的阻抗變化

? ? 為了優(yōu)化這些阻抗不連續(xù)的問題，可以采取以下設(shè)計方法：

? ? 1. ? 過孔優(yōu)化：使用合適尺寸的過孔，并盡量減少過孔數(shù)量。在高速信號路徑中，可以使用盲孔或埋孔來減少過孔對阻抗的影響。仿真反焊盤尺寸的影響，伴地孔的影響。

? ? 2. 線寬漸變：在線路寬度變化的地方，采用漸變的方式過渡，以減少阻抗突變。

? ? 3. 拐角處理：使用圓角或斜角來替代直角拐角，以減小阻抗不連續(xù)。

? ? 4. 層間轉(zhuǎn)接優(yōu)化：計算不同層的走線線寬。使用阻抗匹配的轉(zhuǎn)接結(jié)構(gòu)，如使用同軸連接器或漸變線，來減小層間阻抗的不連續(xù)。

? ? 5.封裝的焊盤加大會引起阻抗變小，將相鄰地層挖空以增大阻抗。封裝的焊盤和扇出方式用仿真優(yōu)化。? ??

@ 太陽

常見的阻抗不連續(xù)的地方有：1、過孔換層處，2、參考層跨分割處3、連接器處4、焊盤處。優(yōu)化方法有：1、換層旁邊打地孔。2、調(diào)整走線或銅皮，使參考層完整，或者在跨分割處加縫補(bǔ)電容。3、連接器處關(guān)鍵信號加大與銅皮的間距。4、焊盤下隔層參考。?

阻抗不連續(xù)的地方及優(yōu)化方法。
1. ?? 不同層的轉(zhuǎn)換：確保層間的過渡平滑，合理設(shè)置過孔的位置和參數(shù)，減小層間阻抗差異
2. ?? 過孔：過孔的存在會導(dǎo)致信號傳輸路徑的突變，引起阻抗變化。應(yīng)該適當(dāng)?shù)臏p小過孔尺寸，對過孔進(jìn)行背鉆以去除多余的 ? stub，采用合適的過孔工藝。
3. 線寬變化：線路寬度突然改變會影響阻抗的一致性。應(yīng)該盡量避免不必要的線寬變化，如需變化則采用漸變方式。
4. 優(yōu)化電源和地平面：確保電源和地平面的完整性和合理性，避免跨分割
5. 優(yōu)化封裝或焊盤：選擇合適的封裝，必要時焊盤可做隔層參考。
6. 采用仿真工具：在設(shè)計前期通過仿真軟件對 PCB 進(jìn)行阻抗仿真分析，提前發(fā)現(xiàn)可能存在的阻抗不連續(xù)問題并進(jìn)行優(yōu)化。??

@ 晨光

阻抗不連續(xù)的地方有：1、器件焊盤的部分，因為器件的引腳與走線線寬不同切一般阻抗線寬比焊盤管腳小很多，焊盤過大阻抗過小。2、走線打孔換層的過孔，過孔會導(dǎo)致參考層的銅皮避讓，信號通過過孔這段的阻抗也是不連續(xù)的。3、相鄰層的參考平面不完整，阻抗也會不連續(xù)。

設(shè)計優(yōu)化方法：1、高速信號例如PCIE的焊盤會做焊盤相鄰層挖空，隔層參考，減小由于信號從管腳出來導(dǎo)致的阻抗突變。2、信號少打過孔，最好打孔換層的過孔靠近信號焊盤，這樣走線中間的大部分能保證阻抗連續(xù)。3、相鄰層的參考平面完整，特別得注意銅皮已經(jīng)信號距離過孔的間距，保證參考平面的完整。?

@ 輕描淡寫

在PCB設(shè)計中常見的阻抗不連續(xù)的地方一般有差分過孔，AC耦合電容，連接器管腳處等，差分過孔通過仿真確定孔的大小，過孔之間的間距，差分過孔的反焊盤等。AC耦合電容通過在電容的相鄰層挖空來處理，這個挖空區(qū)域大小也可以通過三維仿真軟件來模擬。連接器管腳處也需要挖空處理，這個可以先咨詢連接器廠家或拿到連接器的三維模型也可以通過仿真來確定。?

@ Alan

1.走線：ddr走線容性補(bǔ)償? ddr的端接 ? 高速線射頻線倒弧
2.焊盤：大焊盤是否隔層參考
3.過孔：背鉆 或者走線盡量減小殘樁 反焊盤的大小 無功焊盤是否去掉
4.平面：參考完整不要跨分割??

@ Larson

阻抗不連續(xù)經(jīng)常出現(xiàn)在：
封裝引腳(解決：焊盤下挖空，隔層參考)，過孔(解決：消除無功能焊盤，優(yōu)化回流地孔，優(yōu)化焊盤與同層平面間距，優(yōu)化孔徑，盤徑)，串聯(lián)或者并聯(lián)的阻容焊盤(解決：焊盤下挖空，隔層參考)，跨平面處(解決：盡量參考完整平面，或者加跨接電容)。?

@ Ben

阻抗不連續(xù)點及優(yōu)化:
1.bga過孔區(qū)域:盡量少穿該區(qū)域，或者走小間距，使其到參考邊緣更遠(yuǎn)
2.換層過孔:優(yōu)化回流地孔的距離，反焊盤大小，孔徑大小，甚至是換層深度。
3.器件焊盤位置:主要是通過挖相鄰參考層優(yōu)化。
4.耦合電容:其實基本也是焊盤引起的，主要是優(yōu)化焊盤位置的阻抗。
5.連接器:根據(jù)信號速率，特征阻抗選擇合適的。建模仿真優(yōu)化。?

@ Trunktren

在公眾號首頁輸入關(guān)鍵詞：2024積分

來看看你有多少積分了~

掃碼關(guān)注