詳解同步SAR模數轉換器的片內校準優勢！

原創亞德諾半導體 2024-12-02 18:01

別讓AI算力卡脖子！dsPIC33AK性能暴增指南 AI重塑EDA設計流程｜2026芯片研發效率革命，來這里找答案…

傳統上，同步采樣逐次逼近寄存器(SAR) ADC被視為是對主要由能源客戶提出的提供保護繼電器應用的需求的響應。在輸配電網絡中，保護繼電器監測電網，以盡快對任何故障情況（過壓或過流）作出反應，避免造成嚴重損壞。

為了監測傳輸的電源，需要同步測量電流和電壓。電流是通過變壓器(CT)來測量的，在通過變壓器后，電流減小，提供隔離，并通過負載電阻轉換為電壓。電壓是通過電阻網絡來測量的，這是一個分壓器，它將電壓從kV范圍降至V范圍。ADI公司提供同步采樣ADC來監測電壓和電流，以簡化雙器件、四器件或八器件的功率計算。圖1所示的信號鏈原理圖通常用于測量單相，多相電力系統的功率需要使用通道數量更高的數據采集系統(DAS)，即8個通道對應3個相位和1個中性相位。

*圖1. 電源監控應用中的典型信號鏈。為簡潔起見，僅顯示一個相位。*

**何時使用外部前端電阻**
雖然電阻輸入ADC被設計成直接與大多數傳感器連接，但在某些情況下，可能需要在模擬輸入前面增加外部電阻。例如，如果應用需要額外的抗混疊濾波，或需要保護輸入不受過流故障影響，就可能出現上述這種情況。

抗混疊濾波器

盡管電阻輸入ADC通常提供一個內部抗混疊濾波器，但許多應用可能以較低的采樣頻率運行，因此，需要較低的轉折頻率。一個常見的要求是：在每個工頻周期采集256個樣本，也就是說，對于50 Hz電網系統，采樣頻率(f_S)為12.8 kSPS。

采樣頻率如此之低，所以需要在電阻ADC的輸入前面增加一個外部低通濾波器(LPF)，用于抑制高于6.4 kHz的頻率，即奈奎斯特頻率(f_S/2)。這可以通過增加一個一階RC濾波器來實現。

輸入保護

在其他應用示例中，特別是在保護繼電器市場中，在故障發生時，過電流可能會流入模擬輸入引腳。為免損壞器件，絕對最大額定值(AMR)指示須將輸入電流限制在10 mA以下。我們建議使用一個外部串聯電阻來限制這種潛在的輸入電流。

如果傳感器輸出電壓意外增大到±30 V，輸入箝位保護電路（可以傳輸高達±16.5 V的電壓）將開啟并傳輸大量電流，從而損壞該器件。在模擬輸入前面使用一個1.35 kΩ R_FILTER，如此，在過應力期間，可以防止高于10 mA的電流流動；但是，我們建議使用更大的電阻（例如10 kΩ）來防止頻段達到最大限值。

在任何情況下，必須使用公式2中計算的大電阻（適用于抗混疊濾波器(AAF)或限流）中的一個來確保滿足兩種條件。但是，請注意，如果在故障狀態下模擬輸入信號的潛在過應力低于±21 V，且無需使用外部AAF，則可能無需使用外部電阻。

外部電阻導致的誤差

引入此類外部電阻的缺點是，無論是用于額外濾波，還是用于保護器件免受大電流的影響，它們都會影響系統的精度。例如， AD7606經過工廠調試，可以在整個溫度和電源范圍內提供極低的偏置和增益誤差，分別為最大32 LSB1和6 LSB。但是，在增加外部無源器件之后，這些規格不再有效，因為系統增益誤差（系統將其視為電阻輸入ADC+前面的電阻）會增大到大于AD7606的增益誤差。系統設計師很關注這種系統增益誤差，因為這意味著他們必須自己執行系統增益校準，才能保證他們的最終產品能夠達到標準或最終用戶所要求的目標精度。我們可以使用兩種方法執行系統增益校準：

在生產中執行增益校準，也就是說，生產的每個系統均需通過校準程序測試，存儲校準系數，然后使用這些系數來消除增益誤差。這與ADC在IC層面執行的操作相似，但是是在系統層面。
對每個ADC樣本使用固定的校正因子。因為下一節給出的分析很詳細地講解了系統增益誤差，所以數字主機控制器會使用消除系統增益誤差的因子來乘以從ADC中獲取的每個樣本。后文稱之為后端校準。

使用第一種解決方案可以實現出色精度，但需要很長時間進行出廠測試，這會大大增加產品的成本。第二種解決方案雖然更便宜，但不那么精準，因為它是基于ADC的典型輸入阻抗，且使用控制器資源，在有些情況下，會受到限制。有時候，為了避免這兩種復雜情況，客戶可能會選擇使用一個很大的輸入阻抗，在這種情況下，前端電阻導致的誤差會降低，使得系統精度隨之提高。通過使用這種方法，問題從系統問題轉變為IC問題。但是，這可能不是最有效的方法，因為增加輸入阻抗意味著必須開發新的解決方案，這需要時間，且會導致產生新的問題，例如會因這些更大的片內電阻導致更高的噪聲。AD7606B 和 AD7606C 具有片內增益校準功能，可以消除外部電阻導致的系統增益誤差，在不經校準的情況下實現出色精度，避免增加系統解決方案的成本。

增益誤差

PGA的增益取決于反饋電阻(R_FB)，它可以編程設置模擬輸入范圍和輸入阻抗(R_IN)，這個值是固定的，典型值為1 MΩ。這些電阻經過調整，可以正確設置PGA增益，將±10 V或±5 V的模擬輸入信號(AIN+/-)縮放到ADC輸入范圍，即±4.4 V，如圖3所示。

但是，在PGA前面增加一個串聯電阻（我們將其稱為R_FILTER）時，增益會改變（偏離理想值）。這個電阻實際上是改變了公式3中的分母；所以，系統增益會低于其調整增益。

*圖4. AD7606的模擬輸入（V_X+和V_X-）前面的串聯電阻會改變系統增益。*

例如，如果在AD7606前面使用一個30 kΩ電阻，那么10 V輸入信號在到達ADC輸出端時，將不再是10 V信號，因為AD7606的PGA輸出也不再是4.4 V。PGA輸出將為4.2718 V，如果我們繪圖表示這個新理論系統增益轉換函數，則可以看出，增益誤差為約–3%，具體如圖5所示。

*圖5. PGA輸出的幅度隨R_FILTER的增大而減小。(a) 顯示PGA輸出（單位：V），(b) 顯示PGA輸出電壓（FS的百分比）。*

我們可以使用以下公式計算增益誤差（R_FILTER的函數）：

為了便于評估，我們可以通過圖表來表示公式5，作為系統增益誤差，顯示與滿量程(FS)之間的%和與R_FILTER之間的關系，如圖6所示。

*圖6. 系統增益誤差（FS的%），與AD7606中的外部R_FILTER電阻（1 MΩ輸入阻抗）呈函數關系。*

*圖7. 因為輸入阻抗更高(5 MΩ)，所以AD7606B的PGA輸出幅度受外部R_FILTER的影響更小。*

**AD7606B/AD7606C**
在AD7606B項目開發期間，指定的三款產品的輸入阻抗和分辨率如表1所示。

表1. AD7606B項目類型、典型的輸入阻抗和分辨率

在任何一種情況下，無論RIN是5 MΩ或1.2 MΩ，串聯電阻(R_FILTER)越大，系統增益越低，也就是說，增益誤差越大。但是，R_IN越大，R_FILTER造成的影響越小，如公式5所示。理論上，對于高達50 kΩ的電阻，系統增益誤差從幾乎5%降低到1%。圖8中5 MΩ和1 MΩ輸入阻抗器件的對比顯示了電阻對系統增益誤差的影響。

在某些應用中，這種增益誤差是可以接受的。誤差如此之低，便無需如以前一樣執行系統校準，這是在設計PGA時采用更高的輸入阻抗所要達成的目標。但是，在其他一些應用中，1%的系統增益誤差仍然可能超過行業標準或客戶要求，所以仍然需要進行校準。

后端校準與片內校準

傳統校準一般發生在系統出廠測試期間。該流程旨在：

連接零電平(ZS)輸入，測量失調誤差。
消除這種失調。
連接滿量程(FS)輸入，測量增益誤差。
消除增益誤差。

但是，在這種情況下，因為可以通過公式5清楚了解該系統增益誤差，所以可以通過對數據實施后期處理，從控制器這一端輕松消除這種誤差，也就是說，增加一個校準因子(K)來恢復公式4中引入的誤差，使得得出的系統增益在經過校準之后，變得與公式3中定義的理想增益類似。

我們將這種方法稱為后端增益校準，它有兩大缺點：

它會消耗控制器端（微控制器/DSP/FPGA）的資源。
它假設R_IN為其典型值，而這些電阻具有15%的公差，所以因器件而異。

將R_IN值從最小值增加到最大值，但保持校準因子(K)不變，從公式6和圖10可以看出，校準精度如何隨內部電阻公差變化，對于用戶來說，這是無法預測的。

圖9. 后端校準模塊。假設R_IN的典型值，且已知外部電阻值R_FILTER，對主機控制器執行校準。

圖10顯示在經過后端校準后，理論增益誤差與R_FILTER呈函數關系，許多輸入阻抗值都在AD7606的15%公差范圍內。如果輸入阻抗與數據手冊中的典型規格（綠線）相同，表示后端校準完全消除了R_FILTER導致的增益誤差。但是，如果在最壞情況下，控制器假設R_IN?= 1.2 MΩ（AD7606C-16數據手冊中給出的典型輸入阻抗），但電阻實際上為1 MΩ（數據手冊中給出的最小值），那么后端校準會不準確，在R_FILTER?= 30 kΩ這個給定值下，得出的增益誤差會大于0.5%，無法滿足行業標準的要求。

AD7606B和AD7606C提供片內增益校準功能，在創建高精度數據采集系統時更具優勢。無需消耗主機控制器的資源，也無需在出廠測試期間執行任何測量，即可輕松使用和實現最低的系統增益誤差。每個通道有一個寄存器，您可以將R_FILTER值寫入該寄存器，ADC之后有一個數字模塊，會以數字方式補償這個電阻增加的誤差。這個用戶可編程的數字模塊可以補償增益、失調和相位誤差，本文只介紹增益誤差。這個片內增益校準模塊可以獲知準確的輸入阻抗(R_IN)，所以它始終比后端校準更精準，與實際的R_IN和R_FILTER值無關。

這個8位寄存器表示R_FILTER整數變量，可以對高達64 kΩ的電阻實施補償，分辨率為1024 Ω。因為這種離散分辨率，如果R_FILTER不是1024的倍數，會產生舍入誤差。圖12中的圖表顯示后校準誤差如何保持在±0.05%以下，不受R_FILTER和R_IN影響（在計算校準系數(K)時會使用這兩個值），不假設R_IN等于其典型值，而是使用內部實際測量得出的RIN值。如果與圖10相比，以R_FILTER?= 30 kΩ為例，這意味著誤差降低高達10倍。這個誤差與R_FILTER完全無關，R_FILTER越大，誤差降低的幅度越大。

因為輸入阻抗誤差會影響校準精度，所以R_FILTER誤差也會影響校準精度。但是，請大家注意三點：

R_FILTER比R_IN小得多，且分立式電阻公差一般也優于內部1 MΩ輸入阻抗公差。
在后端校準和片內校準方案中，都會用到R_FILTER公差導致的誤差。
用戶可以通過使用公差更低的分立式電阻來最小化R_FILTER公差。

我們可以在啟用片內校準功能的情況下執行類似研究，假設R_FILTER在最糟糕的公差下，以比較不同的常用公差：5%、1%和0.1%。

*圖13. R_FILTER分立式電阻公差對片內校準功能精度的影響（最糟糕情況下）。*

試驗臺驗證

輸入阻抗產生的影響

根據之前的理論分析，從圖14和圖15所示的測試數據可以看出，輸入阻抗(R_IN)高達5倍時，R_FILTER電阻對系統增益誤差的影響會降低大約5。例如，AD7606 (R_IN?= 1 MΩ)前面的20 kΩ電阻會導致約1%的誤差，而這個電阻位于AD7606B (R_IN?= 5 MΩ)前面時，只會導致約0.2%的誤差。但是，只需打開片內增益校準功能，即可進一步改善精度。無需執行任何測量；只需寫入R_FILTER值，四舍五入取最近的1024 Ω的倍數。如此，會將誤差大幅較低至低于0.01%，如圖14所示。請注意，這個誤差實際上是總非調整誤差(TUE)，包括所有的誤差源，因為：

假設基準電壓源和基準電壓源緩沖器都是理想的。沒有去除與2.5 V基準電壓源或4.4 V基準電壓源緩沖器輸出之間的偏差。
假設在寫入值下，該電阻是理想的，即使存在1%的公差。沒有去除與預期電阻值之間的偏差。
沒有從測量值中去除失調誤差，包括AD7606x失調誤差或前端電阻之間的不匹配。

*圖15. (a) AD7606C-16在啟用和不啟用片內增益校準時，系統增益誤差與R_FILTER呈函數關系，(b) 片內校準圖上的特寫。*
*表2. 在給定RFILTER下，不同泛型（校準和未校準狀態下）的總誤差(%)*

AD7606C-16和AD7606C-18的輸入阻抗與AD7606B和AD7606不同，為1.2 MΩ（典型值）。因為輸入阻抗更低，所以該系列中的這些泛型可以實現更低的噪聲和更高的SNR性能。另一方面，在模擬輸入前面使用一個電阻時，它們的系統增益誤差相似。通過啟用片內增益校準，可以再次大幅降低誤差，降低到0.03%以下。

總之，外部前端電阻(R_FILTER)導致的增益誤差和片內校準功能的精度都取決于輸入電阻(R_IN)，在每個器件內部該值都是已知的。對這三個類型，如果不進行校準，那么增益誤差隨R_FILTER呈線性變化，表2顯示在3個給定的R_FILTER值下，三個類型之間的比較，以及它們如何完全不受這些電阻值影響。

可以將這個實際數據與AD7606B/AD7606C部分中獲取的理論數據進行比較。作為示例，圖16在同一個圖中顯示在啟用片內校準時，從AD7606C-16上采集的與R_FILTER呈函數關系的總誤差，以及基于圖13中的理論分析計算得出的最糟糕誤差。盡管測試所得的誤差數據實際上是總非調整誤差（未去除失調或線性誤差），它們仍然低于理論數值。這表明，首先，增益誤差是器件總非調整誤差的主要部分，其次，用在電阻輸入ADC前面的真實電阻的公差在1%指定公差范圍內。

在任何情況下，確認總DC誤差始終小于±0.1% FS，這是許多應用的目標，且無需進行校準，只需將置于前方的電阻的值寫入ADC，只要低于65 kΩ ±1%，則與其值無關。

片內校準與后端校準（測試結果）

如理論研究部分所述，可以在控制器一端（MCU、FPGA、DSP）使用簡單的校準系數。但是，這樣有兩大缺點：需要額外的控制器資源，以及器件與器件之間的輸入阻抗差異會導致誤差。為了顯示與后端校準相比，片內校準所具備的優勢，我們測量了一系列AD7606C-18裝置（在圖17中，受測裝置(UUT)的編號為1到4），在測量時，假設輸入阻抗始終為典型值(R_IN?= 1.2 MΩ)。

如圖17a所示，UUT #1可以出色完成校準，可與片內校準相媲美。這意味著它的實際輸入阻抗(R_IN)非常接近典型值。
UUT #2至#4顯示出一定偏差，這意味著實際輸入阻抗(R_IN)稍微高于典型值。
片內校準（在所有4個圖中，以深藍色顯示）保持所有裝置和R_FILTER值的總誤差均低于0.03%。

在后端控制器中使用校準系數時，并不考慮PGA的實際輸入阻抗，這意味著器件與器件之間的差異會導致后校準誤差。但是，片內校準會從內部測量輸入阻抗，所以校準結果更準確，且與置于前面的R_FILTER和實際R_IN阻抗無關。這種更低的后校準誤差有助于我們實現更高效、易于使用且精準的系統設計，這是除開"無需對控制器的每個單獨的ADC數據點執行后處理，避免消耗資源"這個優勢以外的另一個優勢。

結論

電阻輸入同步采樣ADC是一種完整的解決方案，所有信號鏈模塊均在芯片上，提供出色的AC和DC性能，易于使用，可以直接與傳感器連接。正如某些應用指明，需要在模擬輸入前面增加外部電阻。這些外部電阻會增大系統的精度誤差，導致上市時間延長，且會增加額外的校準成本。ADI公司推出AD7606B系列新型阻抗輸入ADC，幫助解決這一問題。該解決方案包括更大的輸入阻抗和片內校準功能，可以幫助降低外部電阻導致的誤差。

??點擊探索ADI“芯”世界