Intel P核+E核組成的異構架構已經演進多代，現在又加入了超低功耗的LPE核，調度與配合日臻完善。
AMD方面從Zen4家族開始，衍生出了Zen4、Zen4c，但它們共享相同的架構、指令集、IPC性能，只是面積、頻率、能效和緩存不同。
在接下來的Zen6時代，不但繼續分為Zen6、Zen6c，還將首次加入類似Intel LPE的超低功耗小小核，暫時稱之為Zen6 LP。
披露這種可能性的是一份最新的Linux內核補丁，它拓展了對x86 CPU核心類型的支持，在原有性能核心、能效核心的基礎上，新增加了低功耗核心。
AMD異構處理器通過CPUID Fn0x80000026 EBX[31:28]報告核心類型，其中EB0是性能核心，EB1是能效核心，EB2則是低功耗核心，專為后臺任務或空閑負載場景設計，以實現最低功耗。
目前關于Zen6 LP的細節一無所知，猜測它應該是Zen6的深度精簡版，也有可能是在Zen5c基礎上融入Zen6指令集而來。
它的作用和Intel LPE一模一樣，也是在待機、輕負載等狀態下，可以徹底關閉常規核心，只用它來大大降低功耗。
Zen6 LP預計首發用于Medusa APU移動平臺，包括主流的Medusa Point、高端的Medusa Halo。
AMD曾經明確說過，這種不同規模的核心設計僅限數據中心和移動筆記本平臺，不會用于桌面臺式機。
這種三核混搭策略的意圖很明確，筆記本在待機和輕負載場景下的續航表現一直是AMD相對蘋果和Intel的短板。
低功耗核心的引入正是為了補齊這塊短板，讓后臺下載、音樂播放、通知同步等輕量任務不必喚醒標準核心，從而將待機功耗壓到與競品持平的水平。
與此同時，Medusa Halo APU還將搭載48組RDNA 5計算單元和20MB L2緩存，配合新一代Infinity Fabric提升空閑和低負載效率，進一步縮小與M系列芯片的能效差距。
另外Intel正計劃在2028年的Titan Lake架構上回歸統一核心設計，放棄P核E核分家路線，AMD卻選擇在類似時間節點反其道而行，從兩種核心擴展到三種。
如今距離Zen 6的發布日期越來越近，AIDA64日前發布了Extreme 8.30.8332測試版，在更新日志中列出了對AMD K1A.18 Mustang Peak和K1A.88 Olympic Ridge兩款處理器的初步支持。
不過這類條目屬于早期識別，只是讓AIDA64能根據芯片ID認出產品名稱，不代表開發者已經拿到CPU設計或規格方面的信息。
此前信息顯示，Olympic Ridge對應AMD下一代桌面銳龍處理器，接替銳龍9000系列，采用Zen 6架構核心，有望升級NPU但會砍掉部分核顯性能。
AIDA64這次新增了K1A.88標識符并直接寫出Olympic Ridge名稱，不過并未在說明中標注為桌面產品，只確認在為這款AMD處理器添加初步支持。
Mustang Peak則已在AMD官方線程撕裂者TR6桌面處理器文檔頁面中列出，同一頁面還提到一款基于Zen 6 2nm核心的線程撕裂者Pro CPU，支持DDR5和PCIe Gen 6。
AIDA64此次為K1A.18 Mustang Peak單獨新增條目，說明監控工具已開始為多款Zen 6產品做識別準備。
更新日志中還出現了其他已知Zen 6代號，包括K1A.8 Medusa APU、K1A.9 Venice SP8 CPU和K1A.14 Medusa 2/3 APU。
目前AMD尚未公布Zen 6產品線的型號、頻率、核心數量或發布日期，但從AIDA64、AMD文檔和此前泄露信息來看，Zen 6覆蓋桌面、APU、工作站和HEDT多條產品線的全貌已經逐漸浮現。
AMD今日還發布了Versal Premium Gen 2 Memory on Package（MoP）自適應SoC。
將高達32GB的LPDDR5X內存直接集成到單顆芯片封裝內，提供最高288GB/s的帶寬，同時相比傳統板載內存方案，減少高達60%的電路板面積。
標準版Versal Premium Gen 2已開始出貨，MoP版本將于2026年底提供樣片，2027年下半年啟動量產出貨。
MoP架構將LPDDR5X內存通過有機基板封裝工藝直接集成，互連間距僅0.4毫米，走線距離極短。傳統方案需要工程師在電路板上進行高速內存布線，耗費大量時間進行仿真和驗證。
MoP采用預驗證的片內LPDDR5X接口，直接省去這一環節，大幅縮短開發周期、降低設計風險。
與HBM方案相比，MoP的核心優勢在于長生命周期支持。HBM錨定數據中心場景，無法提供10至15年的長期供貨支持，也無法通過零下40攝氏度的低溫工業級認證。
Versal Premium Gen 2 MoP支持零下40至零上110攝氏度的工業級運行溫度，并提供超過15年的生命周期支持，特別適合航空航天、國防、工業控制等需要長期穩定部署的關鍵任務場景。
接口方面，MoP器件集成CXL 3.1和PCIe 6.0硬核IP，傳輸速度高達64Gb/s，與AMD EPYC CPU搭配時可實現高速數據搬運。
LPDDR5X支持最高9000Mb/s速率，并可通過CXL內存池化與擴展模塊靈活擴展內存資源。
首批受益的應用場景包括測試測量設備、專業視頻編輯系統，以及用于安全通信和國防加速的VPX系統。
MoP架構還打開了EDSFF和3U VPX等緊湊形態系統的設計空間，這些場景此前因外部內存的尺寸限制難以實現。
