如希望使用或者采購該工具產品，
請掃碼填寫需求信息
過去一段時間，AI 寫 Verilog、AI 生成 RTL、AI 輔助驗證已經成為行業熱詞。但在真實 FPGA 項目中，研發團隊更關注的并不是“能否生成一段代碼”，而是工程結果能否進入真實流程：需求是否拆解清楚，接口是否定義清楚，TestBench 是否覆蓋關鍵場景，仿真日志是否可解釋，約束文件是否適配目標板卡，器件資源與封裝是否匹配，最終能否持續修復、回歸并上板驗證。
這正是 IC Coder 2.0 的升級方向：從“能回答、能生成”，走向“能執行、能驗證、能交付”。
目前，IC Coder 已獲得世界 500 強企業采購部署，并成為安路科技“大學計劃”官方生態合作伙伴。圍繞米聯客、康芯等FPGA開發板，以及安路 FPGA 器件，IC Coder 已完成關鍵適配，進一步貼近國產 FPGA 生態和企業研發現場。
圖 1 | IC Coder 2.0 產品首頁：進入產品后，可直接選擇模型與硬件平臺，并圍繞 FPGA 設計與驗證任務發起 Agent 工作流。
如果只把 AI 當成代碼補全工具，它的價值會被限制在很窄的一段流程里。FPGA 研發真正難的地方，通常不是寫出第一版 RTL，而是讓 RTL 在工程約束、器件資源、仿真驗證、時序要求、板卡接口和團隊規范中穩定工作。
很多通用大模型可以回答硬件問題，也可以生成不少示例代碼。但企業研發環境里，真正影響交付質量的是上下文：項目里已有的 IP 怎么復用，接口風格怎么保持一致，約束文件怎么生成，仿真失敗怎么定位，波形和日志怎么變成修復建議，目標器件和板卡是否已經被考慮進去。這些都不是單次問答能解決的問題。
圖 2 | IC Coder 2.0 核心架構：自研模型、Agent 平臺和企業知識庫共同構成面向 FPGA 研發的工程閉環平臺。
IC Coder 2.0 的底層架構可以概括為三層：第一層是 IC Coder 自研 FPGA 專用模型，負責理解硬件研發語言、工程規范、硬件邏輯和驗證反饋；第二層是 IC Coder Agent 平臺，負責把任務拆解、執行、驗證、分析和修復串起來；第三層是企業本地知識庫，負責接入企業代碼、IP、規范、器件資料、項目經驗和歷史問題。
這三層對應三個核心問題：模型是否懂 FPGA，Agent 是否能把研發任務真正執行下去，企業知識庫是否能讓 AI 逐步理解客戶自己的研發體系。只有這三個問題同時解決，AI 才能從“通用問答工具”變成“可落地的 FPGA 研發基礎設施”。
圖 3 | IC Coder 自研 FPGA 專用模型：圍繞垂直語料、真實工程樣本、任務微調和工具反饋持續訓練。
IC Coder 2.0 的第一項升級，是圍繞 FPGA 研發場景繼續增強自研專用模型。我們不是把通用模型簡單接到編輯器里，而是圍繞 Verilog / SystemVerilog、RTL 語義、接口協議、狀態機、位寬關系、時序約束、驗證腳本、工程報告和工具反饋來構建模型能力。
在真實項目中，一個好的 FPGA 模型至少要能做四件事：第一，理解硬件語義，而不是只理解文本表面；第二，理解驗證反饋，能把 TestBench、仿真日志、波形和斷言結果變成下一步修復建議；第三，理解工程規范，能貼合企業自己的命名、接口、代碼風格和復用習慣；第四，理解工具鏈結果，能把仿真、綜合、報告和錯誤信息轉化為可執行判斷。
因此，IC Coder 2.0 并不追求讓 AI 一上來就寫一大段代碼，而是更重視在生成之前先建立任務理解，在生成之后能夠讀懂反饋，并且在多輪迭代中持續修復。這一點對于 FPGA 項目尤其重要，因為硬件設計一旦進入驗證、時序、約束和上板環節，任何一個看似很小的邊界條件都可能影響最終交付。
真正適合 FPGA 的 AI，不僅要“會寫”，還要懂硬件語義、懂驗證反饋、懂工程規范、懂工具鏈結果。
圖 4 | IC Coder Agent 平臺：把任務理解、設計生成、自動驗證、問題分析、修復迭代和結果交付串成閉環。
如果說模型是認知核心，那么 Agent 平臺就是執行核心。IC Coder 2.0 的 Agent 平臺不只是讓 AI 給出建議，而是按照 FPGA 研發流程組織任務：先理解需求和目標，再生成設計方案和 RTL，然后構建驗證、運行仿真、分析反饋、定位問題，最后推動修復迭代和結果交付。
這套流程里面，每一步都要有依據：需求拆解要能回到用戶輸入和項目上下文；RTL 生成要能對應接口和功能目標；驗證要能運行；日志和波形要能解釋；修改建議要能回到工程文件；多輪迭代后要能看到問題是否收斂。對 FPGA 研發來說，這比單次生成更關鍵。
IC Coder 2.0 的 Agent 平臺可以理解為一組面向工程任務的智能體協同：規劃智能體負責拆任務，設計智能體負責生成方案，驗證智能體負責構建驗證流程，分析智能體負責解釋結果，修復智能體負責提出修改，工具鏈智能體負責連接仿真、項目文件和企業研發環境。它的重點不是替代工程師做判斷，而是把重復、高頻、可驗證的執行環節組織起來。
圖 5 | 企業本地知識庫：接入代碼庫、IP 庫、設計規范、器件手冊、歷史項目和常見問題，形成可控的研發能力沉淀。
對企業客戶來說，AI 能不能真正用于 FPGA 研發，第一關不是模型參數，而是安全、可控和可集成。FPGA 項目往往涉及代碼庫、內部 IP、器件資料、設計規范、驗證模板、歷史項目和交付文檔，這些內容不適合隨意流向外部環境。
IC Coder 2.0 支持企業私有化部署，可以在企業內網、私有云或可控環境中部署模型服務、Agent 執行平臺和本地知識庫。企業可以將代碼、IP、規范、器件資料和驗證反饋沉淀到本地知識庫里，讓 AI 的輸出逐步貼近企業自身研發體系，同時幫助研發資產長期沉淀。
這也是我們特別重視企業版的原因。對于大型研發團隊、研究所、高校實驗平臺和FPGA 方案商來說，AI 不是一個外置聊天窗口，而應該成為研發基礎設施的一部分：它需要接入企業自己的數據邊界、權限體系、工具鏈流程和項目歷史。
企業版重點：模型、Agent、代碼、IP、器件資料和驗證數據可以保留在企業可控環境中，讓 AI 更安全、更貼合、更可復用。
FPGA 工程能不能落地，往往不只取決于 RTL 寫得好不好，還取決于目標板卡是否被正確理解。實際開發中，工程師需要反復查板卡資料、確認引腳、配置約束、理解外設接口、處理時鐘和復位關系，再把這些信息放到工程文件里。這個過程機械、繁瑣，但又不能出錯。
圖 6 | IC Coder 2.0 的硬件平臺配置界面：當前已適配米聯客、康芯等開發板，支持推薦開發板與自定義配置。
IC Coder 2.0 在板卡適配能力上進一步完善，目前已完成米聯客、康芯等方案商的FPGA開發板適配。用戶選擇目標開發板后，IC Coder 可以結合板卡資料和器件信息，輔助生成更貼近真實板卡環境的約束文件，減少手工配置、反復查資料和上板調試成本。
這件事對高校、研究所、企業原型驗證和國產 FPGA 生態都很重要。AI 生成的工程如果脫離具體板卡，往往只能停留在“看起來能跑”的階段；只有把開發板、外設接口、引腳約束和工程目標連接起來，生成結果才有機會進入真實上板流程。
除了板卡適配，IC Coder 2.0 也完成了安路 FPGA 芯片適配。用戶現在可以在 IC Coder 中直接選擇對應的安路 FPGA 器件開展設計。AI 在生成 RTL、約束和工程內容時，會同步考慮器件資源、封裝、引腳和工程約束，使生成結果更貼近真實芯片環境。
圖 7 | IC Coder 2.0 的安路 EG4 器件選擇與約束準備界面：示例器件為 EG4S20CG324，封裝為 LFBGA324。
以截圖中的安路 EG4 系列為例，界面中可以看到芯片型號、封裝、資源規模、IO BANK、約束準備狀態和輸出目標文件等信息。對工程師來說，這意味著 AI 不再只是面對一段抽象 RTL，而是面對一個有資源、有封裝、有引腳、有約束的真實 FPGA 器件。
我們認為，這會是 AI for FPGA 落地的關鍵一步。因為 FPGA 開發天然和器件、板卡、接口、約束、工具鏈高度耦合。如果 AI 不理解器件和板卡，它生成的內容就很難真正進入工程交付；如果 AI 能理解目標器件和目標板卡，工程可用性就會顯著提升。
IC Coder 的產品入口首先貼近工程師日常使用環境。VSCode 插件會成為工程師側的高頻入口，用于連接項目上下文、模型能力、Agent 執行平臺和企業私有化環境。研發人員不需要離開代碼工程，就可以圍繞需求拆解、RTL 生成、TestBench 構建、仿真反饋分析和修復迭代開展工作。
在產品形態上，IC Coder 2.0 將同時覆蓋企業和個人兩類使用方式。企業版面向企業研發團隊、研究所、高校實驗平臺和生態合作伙伴，重點支持私有化部署、本地知識庫、工具鏈適配、板卡適配和芯片適配。
個人訂閱版也即將上線，面向個人工程師、高校師生、FPGA 學習者和輕量項目，讓更多用戶可以低門檻體驗 AI for FPGA 的工程能力。
在產品形態上，企業用戶更關注安全、可控、可集成，個人開發者更關注易用、可試、能快速進入真實工程。IC Coder 2.0 將持續覆蓋企業版與個人訂閱版兩種產品形態，兼顧企業研發場景與個人開發者的輕量化使用需求。
這次內測更適合有真實 FPGA 研發、驗證、教學、板卡或生態適配需求的用戶。我們希望優先邀請能夠給出真實工程反饋的團隊和開發者參與，把產品繼續往工程落地方向打磨。
正在做 FPGA / RTL 開發的企業研發團隊&研究所，尤其是希望提升需求拆解、代碼生成、驗證回歸和問題修復效率的團隊。
希望構建內部 AI 輔助研發流程的芯片、通信、工業控制、機器人、儀器儀表等方向團隊。
正在使用或推廣國產 FPGA 器件、開發板、教學平臺和實驗平臺的生態伙伴。
關注 AI for FPGA / AI for EDA 的高校、科研機構、課程團隊和個人開發者。
希望提前體驗個人訂閱版的 FPGA 工程師、高校師生與個人開發者。
本次 IC Coder 2.0 內測采用申請制。用戶掃碼提交《IC Coder 試用申請》后，我們將根據應用場景安排專員聯系，協助完成賬號開通、試用導入與技術支持。
我們將根據申請場景和內測節奏，分批開放試用名額。
如希望使用或者采購該工具產品，
請掃碼填寫需求信息
IC Coder 2.0 不是一次簡單的功能更新，而是 IC Coder 面向 FPGA 真實研發流程的一次系統升級。我們更關注的不是 AI 能否生成一個演示級 Demo，而是它能否理解真實需求、連接真實工具鏈、適配真實器件和板卡、讀取真實反饋，并在多輪迭代中讓工程結果逐步接近可交付。
未來，IC Coder 將持續圍繞 FPGA 研發基礎設施迭代：持續提升FPGA專用模型能力、Agent 執行穩定性、驗證閉環完整性、板卡與芯片生態適配能力，并逐步完善企業版與個人訂閱版產品形態。我們歡迎更多合作伙伴、企業研發團隊、高校師生和個人開發者參與內測，共同推動 AI for FPGA 進入更真實、更可驗證、更可落地的工程場景。
如希望使用或者采購該工具產品，
請掃碼填寫需求信息
