隨著人工智能（AI）和高性能計算（HPC）系統規模不斷擴大，內存帶寬逐步成為制約系統性能提升的關鍵因素 。更大規模的模型、更高的計算密度，以及日益復雜的 Multi-Die 設計，都對內存接口提出了更高要求——不僅需要提供極高的帶寬，還必須在功耗和信號完整性方面保持嚴格控制。高帶寬內存（HBM）依然是滿足這些需求的核心技術，而向 HBM4 的演進則標志著行業邁入一個新的發展階段。
新思科技率先實現全球首個 HBM4 IP 測試芯片驗證，在 9.2Gbps 速率下獲得了寬裕且清晰的眼圖。這一成果不僅代表著首次流片驗證成功，更實現了 HBM4 邏輯 IP 與 HBM 存儲芯片之間的端到端互操作性驗證，為 HBM4 生態系統邁向量產就緒提供了有力證明。
目前，多家客戶已經開始采用新思科技 HBM4 IP 解決方案。隨著 AI 工作負載持續推動對帶寬、功耗效率和系統擴展性的更高要求，市場對于經過硅驗證的 HBM4 IP 的需求也在迅速增長。
超越首次流片驗證：打通從 IP 到系統的完整驗證鏈路
對于先進內存接口而言，僅僅完成首次流片（First Silicon）并不足以消除設計風險。真正的量產就緒，需要在整個系統層面完成驗證，覆蓋控制器（Controller）、PHY、先進封裝、硅中介層（Interposer），以及來自存儲廠商的 HBM 器件等關鍵環節。
此次 HBM4 IP 測試芯片已成功與 HBM 存儲芯片完成互連驗證，在產品開發早期便實現了功能和電氣層面的互操作性確認。這意味著，驗證的范圍不僅覆蓋 PHY 本身，還包括接口架構設計、信號傳輸方案以及與真實 HBM DRAM 的兼容性。
從測試芯片獲取的眼圖結果顯示，系統在 9.2Gbps 速率下實現了穩定可靠的運行。該速率對應當前集成到測試平臺中的 HBM DRAM 所支持的最高數據傳輸速率。值得一提的是，雖然本次驗證基于現階段的 HBM 存儲器件完成，但新思科技 HBM4 IP 在架構設計上已支持最高 12Gbps 的數據傳輸速率，可滿足未來更高性能 HBM 產品的發展需求。
電子書下載
《AI加速器架構深度解析——面向下一代AI芯片的關鍵IP解決方案》
HBM4 速率下的信號完整性驗證
在 HBM4 這樣的超高速傳輸速率下，信號質量面臨傳輸通道損耗、串擾、時序不確定性以及電源噪聲等多重挑戰，尤其是在高密度互連和先進封裝環境中，系統設計裕量面臨更加嚴峻的挑戰。
此次測試結果顯示，在 9.2Gbps 速率下，HBM4 接口仍能保持充足的眼圖裕量和優異的信號完整性:
發射端和接收端架構能夠在超高數據速率下保持穩定運行；
時鐘同步與時序恢復機制表現可靠；
接口方案能夠與現有硅中介層（Interposer）技術良好協同。
對于 SoC 架構師和系統設計人員而言，這種經過硅驗證的信號完整性表現，能夠有效降低下一代 AI 加速器和 HPC 平臺開發過程中的設計風險和不確定性。
先進 3 納米工藝驗證，為下一代 AI 芯片做好準備
HBM4 IP 測試芯片采用先進的 3 納米工藝制造，這也反映出一個行業趨勢：下一代存儲接口技術必須與最先進的計算工藝節點同步演進。隨著制程不斷向更先進節點推進，設計人員需要應對模擬性能優化、器件參數波動以及功耗控制等方面更加嚴峻的挑戰。
此次基于 3 納米工藝完成的 HBM4 驗證表明，新思科技 HBM4 IP 不僅符合 HBM4 標準規范要求，而且已經具備在未來高性能計算平臺所采用先進工藝節點上的實際落地能力。對于正在開發下一代 GPU、AI 加速器以及高端處理器的芯片廠商而言，這意味著相關 IP 能夠更順利地融入先進制程設計流程，降低項目開發風險。
這一早期硅驗證成果尤為重要。隨著 HBM4 持續提升單引腳帶寬，同時對功耗效率提出更嚴格要求，提前驗證 IP 在先進工藝上的性能和可制造性，將有助于客戶加速產品開發進程，并更有信心地推進下一代 AI 和 HPC 系統設計。
支持 Multi-Die 設計
HBM4 在架構設計之初便針對 Multi-Die 系統進行了優化，可通過先進封裝技術將計算單元、存儲器和專用加速器等不同功能芯粒集成在同一封裝內。隨著傳統單芯片（Monolithic）擴展模式的成本和技術挑戰日益增加，Multi-Die 設計正迅速成為 AI 和 HPC 系統的主流架構選擇。
此次 HBM4 IP 測試芯片的成功驗證，進一步證明了該 IP 已具備支持下一代 Multi-Die 系統設計的能力。通過在開發早期完成與 HBM 存儲器的互操作性驗證，設計團隊能夠更有信心地推進基于高帶寬內存的系統架構開發，充分利用硅中介層（Interposer）和復雜先進封裝技術實現計算與存儲資源的高效整合。
從設計到量產，全流程降低開發風險
內存接口位于芯片設計生態的核心交匯點，涉及邏輯設計、存儲器技術、先進封裝以及系統架構等多個環節。任何一個環節在后期出現問題，都可能導致項目延期、成本增加，甚至需要重新流片。
憑借已經完成硅驗證、并與真實 HBM 存儲器成功實現互操作的 HBM4 IP，新思科技可幫助客戶在項目開發早期降低不確定性，加快產品導入進程：
更早啟動系統架構規劃和性能評估；
減少對后期問題調試和重新流片（Respin）的依賴；
提前開展硅中介層（Interposer）設計與優化工作；
縮短從流片（Tape-out）到量產（Production）的整體開發周期。
生態協同，加速 HBM4 規模化應用
這一重要里程碑的實現，離不開新思科技 IP 開發團隊與存儲器合作伙伴之間的緊密協作。對于 HBM4 這樣面向超高帶寬、超高集成度的新一代接口標準而言，產業鏈各環節在開發早期達成協同和驗證共識至關重要。
此次成功驗證不僅展示了 HBM4 IP 與存儲器件之間的良好兼容性，也凸顯了早期硅驗證和產業生態合作在推動新技術成熟過程中的重要價值。通過與合作伙伴共同開展接口驗證和互操作性測試，行業能夠更早發現并解決潛在問題，加速 HBM4 生態的完善與落地應用。
展望未來
AI 時代的競爭，本質上也是數據處理能力和內存帶寬的競爭。
隨著大模型、AI 加速器和 Multi-Die 架構快速發展，HBM4 正成為支撐下一代計算平臺的重要基礎設施。
通過全球首個 HBM4 IP 測試芯片驗證，新思科技不僅展示了 HBM4 IP 的技術成熟度，也為產業生態提供了更早的設計驗證基礎。從先進工藝到系統級互操作性驗證，從信號完整性到 Multi-Die 集成支持，新思科技正在幫助客戶更快將下一代 AI 與 HPC 產品推向市場。
面向未來，新思科技 HBM4 IP 將持續賦能高性能計算創新，為 AI 時代不斷攀升的帶寬需求提供堅實支撐。
白皮書下載
《新思科技完整IP產品組合》
歡迎大家關注新思科技服務號，解鎖更多資訊和福利!
如需了解更多信息，請掃描下方二維碼聯系我們
