當代面向PC、手機的處理器，通常都會采用多級cache設計。比如高通驍龍?zhí)幚砥鳌ntel酷睿處理器，CPU部分都會有L1、L2、L3 cache。其中L1 cache最接近處理器核心，數(shù)據(jù)存取最快，容量也最小；接著是L2 cache，容量比L1 cache大很多，但速度會稍慢；L3是此類處理器的最后一級緩存系統(tǒng)（LLC），容量最大，但速度也最慢。
半導體制造技術發(fā)展的一個好處，就是現(xiàn)在的人，能對10多年前的人做到降維打擊。比如說2001年發(fā)布的Windows XP操作系統(tǒng)，對硬件最低配置要求包括至少64MB內(nèi)存，推薦128MB大小確保流暢運行。
而在這個時代，不是說內(nèi)存大小提升了多少，而是連CPU芯片上的L3 cache（三級緩存），容量都可以達到256MB——處理器的片上存儲資源，其讀寫速度就比內(nèi)存（main memory）要快得多了。IBM去年Hot Chips 2021上展示的Telum芯片，虛擬L3 cache大小就有256MB（雖然在實體硬件設計上有些差異）。有人可能會說，那不是面向消費電子的的（而是面向大型計算機）。
去年我們撰文談到過，AMD基于先進封裝技術，已經(jīng)把面向電腦的CPU L3 cache堆到了最高192MB——而且是確確實實能夠在市面上買得到、裝進電腦里的；價格也不算多貴。這就是半導體技術，在某種程度上表現(xiàn)出的時代碾壓。
不過片上cache這么大，真的有用嗎？
有關多級cache的基礎知識
花少許篇幅做個小科普。當代面向PC、手機的處理器，通常都會采用多級cache設計。比如高通驍龍?zhí)幚砥鳌ntel酷睿處理器，CPU部分都會有L1、L2、L3 cache。其中L1 cache最接近處理器核心，數(shù)據(jù)存取最快，容量也最小；接著是L2 cache，容量比L1 cache大很多，但速度會稍慢；L3是此類處理器的最后一級緩存系統(tǒng)（LLC），容量最大，但速度也最慢。
文首提到的256MB這么大的cache，一般都只會是L3 cache——這種cache通常是處理器多個核心共享的一種緩存（L1就是每個核心獨有、而非共享的）；某些系統(tǒng)可能會有L4 cache，但L4 cache很少見，且這種cache在介質(zhì)上也已經(jīng)不再是片上SRAM；還有一些系統(tǒng)，在更高的層級會多一級System Cache，現(xiàn)在的手機AP SoC就是這樣。
AMD Zen 3的die shot，中間那些紅紅的都是L3 cache, die shot from Fritzchens Fritz
DRAM內(nèi)存是一種很慢的存儲系統(tǒng)。現(xiàn)代CPU會率先預測所需的數(shù)據(jù)（和指令），提前把內(nèi)存里的數(shù)據(jù)放進cache里。在核心需要的時候就可以立即取用。而多級cache的方案，是在速度、延遲、面積、成本等方面的某種權宜之計。
依據(jù)這個原理，更大的片內(nèi)cache不就越有利于處理器的速度和性能提升嗎？實際上，行業(yè)從以前PC處理器連L2 cache都不在片內(nèi)，到現(xiàn)在L3 cache大到能裝Windows XP（刪去），還是歷經(jīng)了較長的歷史發(fā)展期的。但cache可不是越大就一定越好的。
各方權衡
從當代中央處理器的die shot不難發(fā)現(xiàn)，cache可能是占據(jù)了最大面積的。片上cache用料增多，通常就意味著die size要變大，面積增大成本就要跟著急劇提升。要不然計算機也不需要內(nèi)存、硬盤這種更多級的存儲系統(tǒng)了。但也不光是成本致cache做不大，相關因素還包括利用率、延遲等。
從芯片設計的角度來說，各級cache的設計都受到一定的限制，比如L1 cache的位置和layout，不同的容量，在設計上就可能會有很大差別（而且在系統(tǒng)層面似乎還與更多因素相關）。利用率相關的問題，則有了我們常聽到的cache miss rate, hit rate（未命中率/命中率）這類詞。CPU的設計目標普遍在于最小化cache miss，也就是數(shù)據(jù)應當隨時在cache中準備就緒——因為如果cache里沒有，需要去內(nèi)存取數(shù)據(jù)，就是上百個周期的延遲問題了。
特別值得一提的是“延遲（latency）”，它與cache大小很相關。cache越大，延遲一般也就越久。一方面是因為cache做大以后，面積也就變大了，和核心之間的物理距離也會變遠；而更重要的是要從更大的空間里，去找到數(shù)據(jù)，要耗費的時間也更久。
比如說當代較小的L1 cache訪問延遲可能低至3個時鐘周期，而大的會增長到5個；小尺寸L2 cache延遲8個周期，大的甚至可以達到19個周期。聽起來好像也沒什么，但1個周期的節(jié)約在芯片設計上都是極為精貴的。做大cache，或許會有助于提升命中率，但延遲也可能十分致命。
先進封裝工藝實現(xiàn)的大cache
去年AMD更新了自家的Ryzen 5000系列處理器，在原有5000系列處理器的基礎上，出了個“3D V-cache”版。就是在原本的處理器die上方疊了一層L3 cache。
上面這張圖是去年的Computex大會上，Lisa Su展示的Ryzen 5900X，其中一片die的上方垂直堆疊了一片L3 cache（左上方的那片die，即CCD die）。AMD表示，成品處理器上每片CCD都可以最多疊96MB SRAM，那么對于Ryzen 5000而言，最多就能堆出192MB L3 cache。
這種3D堆疊方案是基于臺積電的SoIC工藝技術，其亮點在于堆疊兩片die是采用hybrid bonding鍵合，能夠達成顯著更小的鍵合間距。《電子工程專輯》8月刊的封面故事很快將對先進封裝技術做比較全面的解讀，其中也會包含臺積電的這種3D堆疊技術，歡迎屆時閱讀。
AMD當前面向服務器的Epyc，和面向PC的Ryzen，都已經(jīng)有了應用3D V-cache技術的產(chǎn)品問世。而且AMD也明確表示后序的Zen 4、Zen 5等新架構，也會持續(xù)推進3D V-cache的布局工作。
針對Ryzen 5000 + 3D V-cache的宣傳，AMD主要把著力點放在游戲上，表示相比于原版沒有用3D V-cache的處理器，游戲性能平均提升15%。
更大容量cache的代價
要說性能的話，此前Chips and Cheese對IBM Telum處理器，和帶3D V-cache的Ryzen處理器做了模擬測試。基于IBM此前公布的消息，IBM Telum跑在5+ GHz基頻之上，且256MB L3 cache平均延遲在12ns左右（5GHz 60個周期）。（此項對比中，AMD Zen 3架構的32MB L3平均延遲46個周期）
Chips and Cheese所做以下相關指令追蹤的大量測試，是通過模擬的方式來明確高延遲cache帶來的影響。
從結果來看，某些子項獲得了相當大幅度的性能提升，但也有很多對IPC產(chǎn)生了負面影響，最糟糕的情況下有超過10%的副作用。IPC低10%，在CPU領域基本就是一代微架構的差異。
沒有受益于更大容量L3 cache的負載，主要是因為在32MB容量之下，cache hit rate緩存命中率就已經(jīng)很高了。再把容量提升到256MB，更高的延遲實際上是對IPC造成最大影響的干擾項。還有不少負載的working set size非常大，即便有8倍的cache容量增加，提升的那點命中率也不足以抵消延遲更長造成的影響。
Chips and Cheese在評論中提到，從另一個角度來看，要用上更大的L3 cache，帶來高延遲的前提下，需要顯著縮減cache miss rate未命中率，才能夠在更多應用中帶來實際收益；否則對這部分應用而言，基本就是在浪費die面積、徒增功耗。
再來看看AMD的3D V-cache，畢竟IBM Telum離我們普通用戶還是有些遙遠。
AMD的這類產(chǎn)品已經(jīng)上市了，以Ryzen 5800X3D為例，這顆芯片約等于Ryzen 5800X加了3D V-cache的版本，CPU的L3 cache從原本的32MB，增加到了96MB，是原版5800X的3倍之大；達到了Windows XP的內(nèi)存容量最低安裝需求（刪去...）。
不過基于芯片的具體規(guī)格，更大的L3 cache從外部特性來看就已經(jīng)付出了代價。首先是核心超頻特性被禁用，而且基頻降了400Mhz，睿頻降了200MHz，這和電壓方面的限制應該有關；密度更高還是疊起來的cache，顯然對于榨取核心性能會有影響。這對于更倚重核心性能的負載，可能會不利。
另一點是Ryzen 5800X3D的價格更高了，達到了5900X的價格水平。而后者的CPU核心數(shù)比前者多出4個，頻率也更高；當然L3 cache容量不及前者。可見用更多的die去搞大cache，的的確確付出了代價。
因為AMD方面并未給出V-cache的延遲信息，所以Chips and Cheese做了兩組模擬測試。其一是假定96MB L3 cache的延遲與32MB一樣——這是個理想情況，可以想象成是3D封裝技術帶來的紅利；還有一組是設定96MB L3 cache延遲為52個周期——也就是相比于32MB L3 cache多出6個周期的延遲，結果如下：
在延遲無增加的情況下，一切自然是十分美好的。增加6個周期延遲以后，這張圖基本是前面IBM Telum 256MB cache的翻版。不過大部分對延遲比較敏感的負載，性能損失也就不到5%。雖說5%的IPC降低也挺不好看，但實際應用中的感知應該不會那么明確。上述模擬相關的測試詳情，可前往Chips and Cheese網(wǎng)站做參詳。
所以AMD把它定位于“游戲”
值得一提的是，這個測試并不是要否定IBM和AMD用大cache的設計。因為的確是存在部分子項，在cache容量增大后有顯著收益。而且IBM此前多代產(chǎn)品都有用大cache的傳統(tǒng)，畢竟其目標市場很明確，就是較大working set size的負載類型：這類應用對延遲本身就相對的沒那么敏感。
比較遺憾的是，Chips and Cheese并未明確哪些類型的負載，因為延遲增加而存在明確的性能退步。但好在AnandTech上個月已經(jīng)對Ryzen 5800X3D做了測試（但很遺憾的是，沒測延遲；從系統(tǒng)測試結果來看，延遲好像也并未構成大的影響）。
實際上，AMD針對這類型的芯片做宣傳時也明確它面向“游戲”。AnandTech測了不少游戲，本文只給出幾個比較具有代表性的，《孤島驚魂5》、《無主之地3》和《最終幻想15》。
注意圖中的價格標注應該是錯誤的，5800X的價格是350美元
在常規(guī)分辨率下，5800X3D在大半游戲里，都可越級秒殺自家更高定位的產(chǎn)品，以及隔壁的競品；雖然價格也的確變高了。比如在《孤島驚魂5》1080p Ultra畫質(zhì)下，Ryzen 5800X3D相比原版5800X，幀率提升了多達27%；比核心數(shù)更多、IPC更高、頻率也更高的酷睿i7-12700K領先9%。
不過在不同分辨率和某些個別游戲里，測試結果會有差異，比如在4K分辨率下，Ryzen 5800X3D的大容量cache就變得無足輕重了，可輕易被主頻和核心數(shù)更多的Intel超越。還有像《戰(zhàn)爭機器戰(zhàn)略版（Gears Tactics）》《奇異小隊（Strange Brigade）》這種游戲，對AMD的U本來也沒有那么友好，即便常規(guī)分辨率下，5800X3D其實也討不到多少好處。
不過在游戲之外，各類系統(tǒng)測試或真是負載測試都表現(xiàn)出，Ryzen 5800X3D的大cache沒有什么軟用。而且因為前文提到了其核心頻率相比原版5800X還更低，所以某些測試里的成績還弱于5800X，更不要說和核心微架構迭代的12代酷睿比。比如Cinebench R23多線程、Blender測試。
基本可以明確的是，PC使用場景下，非游戲類應用，3D V-cache即便達成了更大的cache容量，而且封裝技術還很高級，價格還更貴，也幫不上什么忙。無怪乎AMD將此完全面向游戲玩家做宣傳。所以對普通用戶而言，還是要依據(jù)需求來決策選擇。
不過我們感覺，像3D V-cache這種在工程上付出了較大努力的產(chǎn)品，還是值得相當程度的肯定的。尤其AMD這個系列的產(chǎn)品，乃是時下先進封裝工藝技術發(fā)展的典型代表；更何況不是還有應用了3D V-cache的Epyc服務器處理器嗎？
您可能感興趣
