一般人不告訴他的22個技術問題，大牛威武霸氣

開關電源為什么常常選擇65K或者100K左右范圍作為開關頻率，有的人會說IC廠家都是生產這樣的IC，當然這也有原因。每個電源的開關頻率會決定什么？

應該從這里去思考原因。還會有人說頻率高了EMC不好過，一般來說是這樣，但這不是必然，EMC與頻率有關系，但不是必然。想象我們的電源開關頻率提高了，直接帶來的影響是什么?當然是MOS開關損耗增大，因為單位時間開關次數增多了。如果頻率減小了會帶來什么？開關損耗是減小了，但是我們的儲能器件單周期提供的能量就要增多，勢必需要的變壓器磁性要更大，儲能電感要更大了。選取在65K到100K左右就是一個比較合適的經驗折中，電源就是在折中合理化折中進行。

假如在特殊情形下，輸入電壓比較低，開關損耗已經很小了，不在乎這點開關損耗嗎，那我們就可以提高開關頻率，起到減小磁性器件體積的目的。

本貼關鍵：如何選擇合適IC的開關頻率？主流IC的開關頻率為什么是大概是這么一些范圍？開關頻率和什么有關，說的是普遍情況，不是想鉆牛角尖好多IC還有什么不同的頻率。更多的想發散大家思維去注意到這些問題！

我這里想說的普遍情況，主要想提的是開關頻率和什么有關，如何去選擇合適開關頻率，為什么主流IC以及開關頻率是這么多，注意不是一定，是普遍情況，讓新手區理解一般行為，當然開關電源想怎么做都可以，要能合理使用。

提醒：做技術人員切記鉆牛角尖，咱們不是校園研究派，是需要將理論與實踐現結合起來，做出來的產品才是有意義的產品！

LLC的原理是利用感性負載隨開關頻率的增大而感抗增大，來進行調節輸出電壓的，也就是PFM調制。并且MOS管開通損耗ZVS比ZCS小，一區是容性負載區，自然不可取。那么三區，開關頻率大于諧振頻率，這個仍是感性負載區，按道理MOS實現ZVS沒有問題，確實如此。但是我們不能忽略副邊的輸出二極管關斷。也就是原邊MOS管關斷時，諧振電流并沒有減小到和勵磁電流相等，實現副邊整流二極管軟關斷。這也是我們通常也不選擇三區的原因。

我們不能只按前人的經驗去設計，而要知道只所以這樣設計是有其必然的道理的！

反激的占空比大于50%意味著什么，占空比影響哪些因素?

第一:占空比設計過大，首先帶來的是匝比增大，主MOS管的應力必然提高。一般反激選取600V或650V以下的MOS管，成本考慮。占空比過大勢必承受不起。

第二點：很重要的是很多人知道，需要斜坡補償，否則環路震蕩。不過這也是有條件的，右平面零點的產生需要工作在CCM模式下，如果設計在DCM模式下也就不存在這一問題了。這也是小功率為什么設計在DCM模式下的其中一個原因。當然我們設計足夠好的環路補償也能克服這一問題。

當然在特殊情形下也需要將占空比設計在大于50%，單位周期內傳遞的能量增加，可以減小開關頻率，達到提升效率的目的，如果反激為了效率做高，可以考慮這一方法。

反激的一大劣勢就是效率問題，改善效率有哪些途徑可以思考的呢？減小損耗是必然的，損耗的點有開關管，變壓器，輸出整流管，這是主要的三個部分。

開關管我們知道反激主要是PWM調制的硬開關居多，開關損耗是我們的一大難點，好在軟開關的出現看到了希望。反激無法向LLC那樣做到全諧振，那只能朝準諧振去發展（部分時間段諧振），這樣的IC也有很多問世，我司用的較多是NCP1207，通過在MOS管關斷后，下一次開通前1腳檢測VCC電壓過零后，然后在一個設定時間后開通下一周期。

變壓器的損耗如何做到最小，完美使用的變壓器后面問題會涉及到。

同步整流一般在輸出大電流情況下，副邊整流流二極管，哪怕用肖特基損耗依然會很大，這時候采用同步整流MOS替代肖特基二極管。有些人會說這樣成本高不如用LLC，或者正激呢，當然沒有最好的，只有更合適的。

電源傳導測量方式是通過接收輸入端口L,N,PE來自電源內部的高頻干擾（一般150K到30M）。

解決傳導必須弄清楚通過哪些途徑減弱端口接收到的干擾。

如圖：一般有二種模式：L,N差模成分，以及通過PE地回路的共模成分。有些頻率是差共模均有。

通過濾波的方式：一般采用二級共模搭配Y電容來濾去，選擇的方式技巧也很重要，布板影響也很大。一般靠近端口放置低U電感，最好是鎳鋅材質，專門針對高頻，繞線方式采用雙線并繞，減少差模成分。后級一般放置感量較大，在4MH到10MH附近，只是經驗值，具體需要與Y電容搭配。X電容濾差模也需要靠近端口，一般放在二級共模中間。放置Y電容，電容布板時走線需要加粗，不可外掛，否則效果很差。（這些只是輸入濾波網絡上做文章）

當然也可以從源頭上下手，傳導是輻射耦合到線路中的結果，減弱了開關輻射也能對傳導帶來好處。影響輻射的幾處一般有MOS管開通速度，整流管導通關斷，變壓器，以及PFC電感等等。這些電路上的設計需要與其他方面折中不做詳述。

一些經驗技巧：針對大功率的EMC一般需要增加屏蔽，立竿見影，屏蔽的部位一般有幾處選擇：

第一：輸入EMI電路與開關管間屏蔽，這對EMC有很大的作用，很多靠濾波器無效的采用該方法一般很有效果。

第二：變壓器初次級屏蔽，一般設計變壓器若有空間最好加上屏蔽。

第三：散熱器的位置能很好充當屏蔽，合理布板利用，散熱器接地選擇也很重要。

第四：判斷輻射源頭位置，一般有幾個簡單的方法，不一定完全準確，可以參考，輸入線套磁環若對EMC有好處，一般是原邊MOS管，輸出線套磁環若對EMC有效果，一般是副邊輸出整流管，尤其是大于100M的高頻。可以考慮在輸出加電容或者共模電感。

當然還有很多其他的細節技巧，尤其是布板環路方面的，后面對LAYOUT會單獨講解。

設計電源的第一步不知道大家會想到什么呢?我是這么想，細致研究客戶的技術指標要求，轉換為電源的規格書，與客戶溝通指標，不同的指標意味著設計難度和成本，也是對我提出的問題有很大的影響，選擇拓撲時根據我們的電源指標結合成本來考慮的，哪常用的幾種拓撲特點在哪呢 ？

這里主要談隔離式，非隔離式應用有限，當然也是成本最低的。

反激特點：適用在小于150W，理論這么說，實際大于75W就很少用，不談很特殊的情況。反激的有點成本低，調試容易（相對于半橋，全橋），主要是磁芯單向勵磁，功率由局限性，效率也不高，主要是硬開關，漏感大等等原因。全電壓范圍（85V-264V）效率一般在80%以下，單電壓達到80%很容易。

正激特點：功率適中，可做中小功率，功率一般在200W以下，當然可以做很大功率，只是不常常這么做，原因是正激和反激一樣單向勵磁，做大功率磁芯體積要求大，當然采用2個變壓器串并聯的也有，注意只談一般情形，不誤導新人。正激有點，成本適中，當然比反激高，優點效率比反激高，尤其采用有源箝位做原邊吸收，將漏感能量重新利用。

半橋：目前比較火的是LLC諧振半橋，中小功率，大功率通吃型。（一般大于100W小于3KW）。特點成本比反激正激高，因為多用了1個MOS管（雙向勵磁）和1個整流管，控制IC也貴，環路設計業復雜（一般采用運放，尤其還要做電流環）。優點:采用軟開關，EMC好，效率極高，比正激高，我做過960W LLC,效率可達96%以上（全電壓）（當然PFC是采用無橋方式）。其它半橋我不推薦，至少我不會去用，比較老的不對稱橋，很難做到軟開關，LLC成熟以前用的多，現在很少用，至少艾默生等大公司都傾向于LLC，跟著主流走一般都不會錯。

全橋：一般用在大于2KW以上，首推移相全橋，特點，雙向勵磁，MOS管應力小，比LLC應力小一半，大功率尤其輸入電壓較高時，一般用移相全橋，輸入電壓低用LLC。成本特別高，比LLC還多用2個MOS。這還不是首要的，主要是驅動復雜，一般的IC驅動能力都達不到，要將驅動放大，采用隔離變壓器驅動，這里才是成本高的另一方面。

推挽：應用在大功率，尤其是輸入電壓低的大功率場合，特點電壓應力高，當然電流應力小，大功率用全橋還是推挽一般看輸入電壓。變壓器多一個繞組，管子應力要求高，當然常提到的磁偏磁也需要克服。這個我真沒用過，沒涉及電力電源，很難用到它的時候。

設計電源，成本評估必不可少，目前客戶將電源的成本壓得很低，各大競爭對手無不都在打價格戰，大家都能做出電源來，就看誰做得更便宜，才能贏得訂單，從哪些方面入手有利于我們陳本呢：

第一：技術指標。電源技術指標越高，成本越高，如果你的電源成本高了，那你可以打你的性能指標賣點，多了性能要求，電路增多了成本自然高。也是和客戶談話的資本。

第二：物料采購成本，為什么大公司電源利潤高？無非是他們有著優越的采購平臺，采購量大，物料成本低，當然成本更低。如果不考慮采購，作為工程師必須弄清楚不同物料對應的成本，比如能用貼片，少用插件，（比如插件電阻比貼片成本高），能用國產，不用臺資，能用臺資不用日系，這里的價格差異不菲。（比如日系電容比國產電容價格高幾倍不止！！！當然質量也有差異；）

第三：影響成本的重要器件：變壓器，電感，MOS管，電容，光耦，二極管及其他半導體器件，IC等。 不同的變壓器廠家繞出來的變壓器價格差異很大，MOS管應力，熱阻選擇夠用就行，IC方案的成本等等

其它方面導致成本問題：器件散熱器，大小合適，多了就是浪費錢。PCB布板，能用單面板用成雙面板就是浪費錢，PCB布板工藝，選擇合理的工藝加工成本低，生產效率高。