答題|為什么串阻阻值通常是22到33歐姆，看完后不信你不懂！

感謝網友們的精彩評論，下面說說高速先生的一些觀點：

1，經驗一直是有它的參考價值的，因此大家在不仿真的情況下，選擇22到33歐姆的串阻來做端接也大差不差，如果仿真了，那就可以通過掃描來確定更合適的值了，這樣信號質量更加完美了?；蛘邲]仿真條件的話，后期調試也是可以去嘗試不同的阻值，只不過需要多焊幾次而已！

2，當然，源端串阻相當比較普遍，除此之外，用得比較多的還有在接收端去并聯電阻做端接，通常這類信號的接收端都是高阻狀態，因此在接收端做上拉或者下拉（或者戴維南）端接，其實就是從接收端來做匹配，從而也能達到抑制反射的效果；

3，另外還有一些有用但是不常用的端接方式，例如RC端接，也就是電容+電阻的形式，還有就是二極管端接，這兩種端接都需要更多的技術含量，對阻值，容值，二極管的參數都比較挑剔，有興趣大家也可以去了解下哈！

最后高速先生祝大家端午節快樂！

常用的端接方式為：串聯端接、簡單的并聯端接、戴維寧端接、RC網絡端接等。阻值的選擇，一是看器件手冊有沒有給推薦值，二是用經驗值再仿真看看。??

每個引腳，只要有output功能，就會有一個輸出電阻R0，這個R0通常小于傳輸線阻抗(比如50)，所以需要串聯一個電阻R，使得R0+R=50。如果不想加串聯電阻 ? R，那么畫pcb時需要讓傳輸線阻抗等于R0即可。
端接方式有源端串聯，終端并聯上拉到某一個電源或者下拉到gnd等。?

用的比較多的是22Ω和33Ω串聯電阻。其他端接方式還有并聯端接，rc端接，戴維南端接，二極管端接等。

現在很多高速信號比如DDR和PCIe都在片內進行了端接，仿真直接試試發送端的ocd模式就很快能找到寄存器設置的端接方案了?

@ 風

主要查器件datasheet，手冊沒給的話就靠試了。端接主要有：源端串聯端接、末端并聯端接、戴維南端接、并聯電阻端接和AC端接。?

現在的芯片工藝，很多是CMOS，內阻比較小，基本在十幾到二三十Ω之間。內阻大小和芯片工藝有關。

串不串接，得結合實際的信號上升時間以及走線長度有關；串接多少Ω電阻，用17~33Ω的預留，問題不會太大，可以實際再微調，準確值就仿真看定量參數了。

端接方式有：源端串阻端接、接收端并聯端接（分上拉或下拉端接）、戴維寧端接、RC端接。

每種端接方式各有利弊。如源端端接需要盡量靠近芯片Pad，在多根信號線要端接時，Layout比較困難，還會延長信號上升時間，不適用有很快速的上升沿的信號；接收端并聯端接增加驅動芯片功耗，芯片的波形也會發生上移（上拉并聯端接）或者下移（下拉并聯端接）；戴維寧端接增大靜態功耗，也會占用額外空間... ?

@ Mr.

如果不會理論計算，可以在仿真軟件中搭建仿真鏈路，來決定要接的電阻的大小和位置。除了源端串聯匹配，還有終端并聯匹配，終端RC匹配，戴維南匹配等不同的匹配方式。?

@ Alan

常用的端接方式除了文章中說的串聯匹配外，還有并聯匹配，rc匹配，戴維寧匹配，二極管匹配幾種?

@ 太陽

剛開始做硬件的時候 ? 就一個個試 試出經驗了 發現范圍都差不多；后面用仿真工具了就搭個鏈路掃描仿幾個值，提前縮小選擇范圍。
說到端接：
1、 DDR2 用過戴維南端接
2、 DDR3 4 地址線用并聯端接抑制反射
3、 mipi差分芯片內部接口用二極管并聯端接 防止過沖
4、 還有RC端接 相對于其他端接降低功耗 由于時間常數的存在，使用范圍受限?

@ Larson

在公眾號首頁輸入關鍵詞：2024積分

來看看你有多少積分了~

掃碼關注