《基于“礦板”低成本學習FPGA》分享淘到的一款超高性價比xc7k325t板

原創嵌入式Lee 2024-08-27 14:59

AI重塑EDA設計流程｜2026芯片研發效率革命，來這里找答案… 2026 Siemens EDA Forum 七大核心環節全景解析

一.?前言

前面我們分享了一系列淘Zynq礦板進行FPGA測試學習的文章，最近在準備移植開源的RISC-V，所以希望能找一塊性價比高，資源豐富的FPGA，初步選定xilinx的xc7k325t，資源足夠移植risc-v跑linux系統了。但是看了下xc7k325t的核心板都要一千以上了，開發板都要大幾千了，買塊新的開發板有點舍不得。于是乎還是堅持我們一貫勤儉持家，節約的精神，去二手網站上淘一淘，還真淘到了，某二手平臺上出的比較多的SSD，”小海豚Memblaze pblaze3”?，用的正好是xc7k325t，最吸引人的是板子4個插座引出了全部IO，也預留了JTAG焊盤，作為開發板使用再合適不過了。

二.?板子概覽

板子是一塊SSD板, 用的是FPGA方案xc7k325t，板載9片256MB的DDR。板載SPI FLASH可以用于固化程序。有一個大電容用于掉電進行一些緊急處理。除了這些主要的IC其他主要就是供電部分了，各種DCDC，LDO。

大電容

SPIFLASH

賣家還送了個底板和電源

測試了下晶振，50MHz

焊接JTAG線

三.?LED測試

我們焊接了JTAG排線，現在就來先新建一個工程，點個燈測試下。

3.1新建工程

File->project->New...

設置工程名和路徑，next

指定RTL工程，Next

選擇型號xc7k325tffg900-2，Next

Finish

3.2添加源碼

led.v添加如下源碼

module led(    input sys_clk,      //system clock 50MHZ on board    input rst_n,        //reset low active    output reg[2:0] led    //LED use of control the LED signal on board); 
reg [31:0] timer;
//==============================//cle counter : from 0 to 4 sec//==============================always @(posedge sys_clk or negedge rst_n)    begin        if(~rst_n)            timer <= 32'd0;                 //when the reset signal valid,time counter clearing        else if(timer == 32'd149_999_999)   //4 seconds count(50M * 4 - 1 = 199_999_999)            timer <= 32'd0;                 //count done,clearing the time counter        else            timer <= timer + 1'b1;          //timer counter = timer counter + 1     end//==============================//LED control//==============================always @(posedge sys_clk or negedge rst_n)    begin        if(~rst_n)            led <= 3'b111;        else if(timer == 32'd49_999_999)            led <= 3'b011;        else if(timer == 32'd99_999_999)            led <= 3'b110;        else if(timer == 32'd149_999_999)            led <= 3'b101;    end endmodule

3.3RTL分析

Run Linter無錯誤

3.4引腳約束

Windows->I/O Ports顯示如下對引腳配置

按如下設置引腳

Ctrl+s保存

再Run Linter

3.5綜合

3.6實現

綜合完自動彈出實現對話框

3.6時鐘約束

設置頻率50MHz

點擊Skip to Finish

手動編輯led.xdc文件如下

set_property PACKAGE_PIN R24 [get_ports {led[2]}]set_property PACKAGE_PIN T20 [get_ports {led[1]}]set_property PACKAGE_PIN T21 [get_ports {led[0]}]set_property PACKAGE_PIN D27 [get_ports sys_clk]set_property PACKAGE_PIN T22 [get_ports rst_n]
set_property IOSTANDARD  LVCMOS18 [get_ports {led[2]}]set_property IOSTANDARD  LVCMOS18 [get_ports {led[1]}]set_property IOSTANDARD  LVCMOS18 [get_ports {led[0]}]set_property IOSTANDARD  LVCMOS18 [get_ports sys_clk]set_property IOSTANDARD  LVCMOS18 [get_ports rst_n]
create_clock -period 20.000 -name sys_clk -waveform {0.000 10.000} -add [get_ports sys_clk]