隨著半導體技術向FinFET技術節(jié)點進步，以及電路規(guī)模的大幅提升，工藝差異化和寄生效應以及老化和電遷移等可靠性問題的影響變得更加顯著。這些挑戰(zhàn)在模擬和定制設計中尤為突出，因為模擬設計輸入和輸出是連續(xù)的，而非離散，并且需要從大量的設計參數中，排列組合并選擇出符合設計規(guī)范的解。無論是針對存儲器的特性變量分析、針對射頻器件的電磁分析、針對先進節(jié)點的電路早期寄生處理或器件可靠性問題、還是視覺輔助設計自動化版圖設計，新思科技圍繞Custom Compiler設計平臺，提供了一系列創(chuàng)新方法來應對這些挑戰(zhàn)。本視頻白皮書系列詳細介紹了新思科技針對上述模擬設計挑戰(zhàn)的創(chuàng)新方法及實例。
點擊回顧“新思科技應對模擬設計挑戰(zhàn)的創(chuàng)新實例系列視頻（上）”。
模擬設計視頻11：快速啟動套件
新思科技Custom Compiler提供了一套視覺輔助自動化版圖設計流程，配合針對各個先進工藝節(jié)點的快速啟動套件QSK，幫助版圖工程師快速完成繁瑣的FinFET Layout。
模擬設計視頻12：早期寄生參數（EPA）分析
新思科技Custom Compiler可在電路設計階段進行寄生預估和分析，從而縮小是基于版圖實現之間的結果差異。
模擬設計視頻13：版圖In-Design寄生預估
寄生RC對電路性能造成的影響一般需要通過后仿檢查。然而還有更好的方法嗎？新思科技Custom Compiler提供的In-Design方法讓開發(fā)者更早預判后仿結果，有效減少設計迭代次數。
模擬設計視頻14：視覺輔助自動化加速版圖創(chuàng)建
傳統方法中，模擬版圖工程師需要手動繪制版圖。然而在由平面轉向FinFET工藝時，工作量將大幅增加。新思科技Custom Compiler提供的視覺輔助自動化版圖流程，通過高效易用的版圖輔助方案，可將數天才能完成的版圖手動繪制，縮短至數小時內完成。
模擬設計視頻15：視覺輔助自動化加速模擬繞線
新思科技Custom Compiler提供了一套視覺輔助自動化版圖流程。通過交互繞線、預定義模式繞線以及自定義模板再利用，用戶可以大幅縮短繞線所需時間，甚至無需破壞原有版圖結構完成ECO。
模擬設計視頻16：局部版圖提取仿真實例
后仿所需的寄生參數提取需要完成版圖并LVS clean，然而這時漫長的版圖工作已經消耗了大量時間。能否更早開始后仿呢？新思科技Custom Compiler局部版圖提取流程在未完成的版圖上生成后仿網表。
模擬設計視頻17：視覺輔助自動化與局部版圖提取
新思科技Custom Compiler通過版圖模板利用，可加快版圖繪制進程，并可在未完成的版圖上局部提取版圖，生成后仿網表，快速評估電路性能。
隨著半導體技術轉向先進節(jié)點，模擬設計變得越來越困難。緊張的設計周期、指數增長的器件數量、更多的寄生器件、更復雜的版圖效應、更嚴格的設計規(guī)則，模擬設計開發(fā)者面臨的挑戰(zhàn)不斷增加。這也促使設計工具的不斷更新與發(fā)展，以滿足日益增長的需求。
新思科技定制設計系列提供了模擬、可靠性分析、模擬設計收斂、版圖自動化和簽核方面的突破性技術。這些創(chuàng)新技術方法將幫助客戶更好更快速地完成設計與收斂。
