源碼系列：基于FPGA的任意波形發生器（DDS）設計（附源工程）

原創 FPGA技術江湖 2024-11-21 08:06

找芯片數據手冊、參考設計和開發工具？ AI重塑EDA設計流程｜2026芯片研發效率革命，來這里找答案…

大俠好，歡迎來到FPGA技術江湖，江湖偌大，相見即是緣分。大俠可以關注FPGA技術江湖，在“闖蕩江湖”、"行俠仗義"欄里獲取其他感興趣的資源，或者一起煮酒言歡。

今天給大俠帶來基于FPGA的任意波形發生器設計，附源碼，獲取源碼，請在“FPGA技術江湖”公眾號內回復“? ?DDS設計源碼”，可獲取源碼文件。話不多說，上貨。

設計背景

DDS（Direct Digital Synthesizer）直接數字式頻率合成器，是一種新型頻率合成技術，具有低成本、低功耗、高分辨率、相對帶寬大和頻率轉換時間短等優點。較容易實現頻率、相位以及幅度的數控調制，廣泛應用在電信與電子儀器和通信領域。波形發生器是一種數據信號發生器，在調試硬件時，常常需要加入一些信號，以觀察電路工作是否正常。加入的信號有：正弦波、三角波、方波和任意波形等。

設計原理

相位(phase)是對于一個波，特定的時刻在它循環周期中的位置：一種它是否在波峰、波谷或它們之間的某點的標度。相位描述信號波形變化的度量，通常以度（角度）作為單位，也稱作相角。當信號波形以周期的方式變化，波形循環一周即為360°。那么相位可調也可以簡單的理解為：改變初始相位。

頻率，是單位時間內完成周期性變化的次數，是描述周期運動頻繁程度的量，常用符號f或ν表示，單位為秒分之一，符號為s-1，頻率可調也就是改變單位時間內完成周期性變化的次數。

本設計采用DDS技術設計相位頻率可調的波形發生器，已經知道了相位和頻率可調分別代表什么，那么接下來就要知道怎樣依靠DDS技術實現波形發生器，并且相位和頻率可以調控。DDS的基本結構如下圖所示：

根據上圖可以看出：DDS主要由相位累加器、波形數據表（ROM）、D/A轉換器構成，本設計暫時不涉及D/A轉換部分。相位累加器位寬為N，波形數據表的大小為2^P,累加器的高P位則用于尋址波形數據表，即ROM，從ROM中輸出的數據則是產生的波形。如果累加器在系統時鐘（CLOCK）的作用下，以步進為M累加直至溢出，則M為頻率控制字（即圖中的FWORD），相位控制字（PWORD）則作為累加器的輸入初始值。這里的累加器，也可以理解為ROM的地址發生器。

上段所述我們可具體理解為：改變地址的初值（PWORD）就可以改變初始的相位，由于我們設計中，ROM的數據為256，所以PWORD 的值在0~255之間，PWORD= 256*（初始相位/360度）。

我們設計的系統時鐘（CLOCK）為50MHz，周期為20ns,而正弦波被分成了256個點，波形發生器的頻率就是195.31KHz。若想要輸出別的頻率，則可通過改變輸出的點的個數，即改變有效地址的數量。我們用位寬為N位的累加器，假設FWORD為1，要產生一個完整波形的周期則為20ns*2^N,則產生波形的頻率=系統時鐘/2^N，即Fout = Fclk/2^N,如果FWORD為B，每次步進的間隔提高了B倍，所以計滿一個波形周期的時間就縮小了B倍，即頻率就提高了B倍。則波形頻率的公式為：Fout = B*(Fclk/2^N)。之后我們取累加器的高8位，去尋址波形數據，對應點的還是個數一樣的。本設計中我們將N取為32，當B=1，Fout約為0.012Hz，0.012就相當于最小精度，所以我們就實現了頻率為0.012倍數的調制，但因為0.012值很小了，所以可以說基本實現了所有頻率的調制。

設計架構

根據上述的原理圖分析，本設計的架構如下圖：

架構圖中的端口功能描述如下表：

dds_addr模塊是實現相位累加器的模塊，這里用參數來調制FWORD和PWORD的值，累加之后，將地址高八位（addr_out）輸出到rom模塊，從而產生波形數據。

設計代碼

在具體寫代碼之前，我們需要先制作載有波形數據的mif文件，這時需要一個小軟件（Mif_Maker2010）,軟件的安裝包和源碼一起，大俠可以去公眾號內獲取。

具體操作步驟如下：

打開Mif_Maker2010，在查看中點擊全局參數，如下圖：

將全局參數設置如下圖：數據長度為256，數據位寬為8，數據格式為無符號10進制，采樣頻率為1000。

點擊設定波形，選擇想要生成的波形，這里我們以正弦波為例，如需要其他波形，都可進行修改：

之后點擊保存，則可生成mif文件，這里我們命名為sin.mif。打開sin.mif后，如下圖所示：

dds_addr模塊代碼：

這里我們以初始相位為180度，頻率為5KHz為例：

module dds_addr (clk, rst_n, addr_out);
  input clk, rst_n;   //系統時鐘復位  output [7:0] addr_out;  //輸出的地址，對應到ROM內的數據     parameter N = 32;  parameter PWORD = 128;  //相位控制字 (x/360)*256  parameter FWORD = 429497; //頻率控制字F_out=B*(F_clk/2**32)，fword=B  //5KHZ  reg [N-1:0] addr;  //32位累加器    always @ (posedge clk or negedge rst_n)  begin    if (!rst_n)      begin        addr <= 32'd0;  //相位控制字      end    else      begin  /*每隔fword的大小，輸出一位地址，若頻率控制字FWORD等于2，那么地址計數器輸出的就依次是0，2，4.....*/            addr <= addr + FWORD;      end      end   /*將累加器器的地址的高八位賦值給輸出的地址（ROM的地址*/  assign addr_out = addr[N-1:N-8] + PWORD;
endmodule

rom模塊為調用的IP核，該rom IP核中存儲了sin.mif的數據。

dds頂層模塊代碼：

module dds (clk, rst_n, q);
  input clk, rst_n;   //系統時鐘復位  output [7:0] q;     //輸出波形數據    wire [7:0] addr_out;  //8位地址，對應到ROM內的數據    /*****相位累加器模塊*****/  dds_addr dds_addr_inst(    .clk(clk),     .rst_n(rst_n),    .addr_out(addr_out)  );    /*****波形數據模塊*****/  rom  rom_inst (    .address ( addr_out ),    .clock ( clk ),    .q ( q )  );
endmodule

仿真測試

dds_tb頂層模塊的測試模塊：

`timescale 1ns/1ps
module dds_tb;
  reg clk, rst_n;  wire [7:0] q;    initial begin    clk = 1;    rst_n = 0;    #200.1    rst_n = 1;        #50_000_000 $stop;  end 
  dds dds_dut(    .clk(clk),     .rst_n(rst_n),    .q(q)  );    always #10 clk = ~clk;
endmodule