WCH好多好玩的芯片，這個CH569，是產(chǎn)品線里面很高端的型號了。就是做高速的USB連接的，除此之外，還有一個HSPI（SPI？）不是，是一個高速的并行接口，這做FPGA到電腦的USB轉(zhuǎn)換就很合適，其實就是做這種應(yīng)用的。
下次再擦邊就叉出去
嘎嘎發(fā)
需要自己定義成這樣
在特色應(yīng)用這里
下面這個可能一般人不知道的多，搞FPGA的知道
在AHB上掛著，為了速度都是PHY的
為了上層更快的處理，大家都在一個DMA上面互聯(lián)，HSPI應(yīng)該是更快
但是你有沒有想過，為啥網(wǎng)線一個光纖就可以傳那么多數(shù)據(jù)？
其實就是這個了，這個高級，沒玩過
在這篇文章里面有下面的圖：開源神經(jīng)捕獲系統(tǒng)（含防纏繞IMU 傳導(dǎo)版）
高速的芯片
使用一個線傳出去
原理很簡單，就是一個并轉(zhuǎn)串的功能
SERDES 是英文 SERializer(串行器)/DESerializer(解串器)的簡稱。它是一種時分多路復(fù)用 (TDM)、點對點的通信技術(shù)，即在發(fā)送端多路低速并行信號被轉(zhuǎn)換成高速串行信號，經(jīng)過傳輸媒體(光 纜或銅線)，最后在接收端高速串行信號重新轉(zhuǎn)換成低速并行信號。
這種點對點的串行通信技術(shù)充分利 用傳輸媒體的信道容量，減少所需的傳輸信道和器件引腳數(shù)目，從而減少了傳輸線之間的干擾，增大 了背板傳輸距離，并且大大降低通信成本。同時帶來了諸如減少布線沖突、降低開關(guān)噪聲、更低的功 耗和封裝成本等許多好處。
而 SERDES 技術(shù)的主要缺點是需要非常精確、超低抖動的元件來提供用于 控制高數(shù)據(jù)速率串行信號所需的參考時鐘。即使嚴(yán)格控制元件布局，使用長度短的信號并遵循信號走 線限制，這些接口的抖動余地仍然是非常小。
發(fā)送方向(Tx)信號的流向: 處理器軟邏輯(fabric)送過來的并行信號，通過接口 FIFO(Interface FIFO)，送給 8B/10B 編碼器(8B/10B encoder)或擾碼器(scrambler)，以避免數(shù)據(jù)含有 過長連零或者連一，之后送給串行器(Serializer)進(jìn)行 并->串 轉(zhuǎn)換，串行數(shù)據(jù)經(jīng)過均衡器(equalizer)調(diào) 理，由驅(qū)動器(driver)發(fā)送出去。
串就1bit傳輸
SERDES 主要由物理介質(zhì)相關(guān)（ PMD）子層、物理媒介附加（PMA）子層和物理編碼子層 （ PCS ）所組成。PMD 是負(fù)責(zé)串行信號傳輸?shù)碾姎鈱樱琍MA 負(fù)責(zé)串化/解串化，PCS 負(fù)責(zé)數(shù)據(jù)流的 編碼/解碼，在 PCS 的上面是上層數(shù)字 IP 功能。
一般的高速接口均是由 2 個 IP（時鐘域）組成，上層 是數(shù)字 IP，一般執(zhí)行接口協(xié)議相關(guān)的處理，下層為 SERDES 層，主要執(zhí)行串并，并串轉(zhuǎn)換的處理。
CH569和CH565微控制器使用RISC-V3A內(nèi)核，支持RISC-V指令的IMAC子集。片上采取128位數(shù)據(jù)寬度的DMA以支持多個高速外設(shè)的高帶寬需求，實現(xiàn)大數(shù)據(jù)量的高速傳輸。外設(shè)包括USB3.0超速、USB2.0高速主機(jī)和設(shè)備控制器及收發(fā)器PHY、千兆以太網(wǎng)控制器、專用高速SerDes控制器及收發(fā)器PHY、SD/EMMC接口控制器、加解密模塊、高速并行接口、數(shù)字視頻接口DVP等，可廣泛應(yīng)用于流媒體、即時存儲、超高速FIFO、通訊延長、安防監(jiān)控等應(yīng)用場景。
https://www.wch.cn/products/CH569.htmlhttps://www.ti.com/cn/lit/an/zhca691/zhca691.pdf?ts=1734330344503file:///C:/Users/yunswj/Downloads/PRODUCT_GUIDE.PDF
