在萬物互聯的智能終端時代，手機SoC與消費電子SoC的性能表現已成為產品競爭力的核心指標。旗艦手機SoC需在算力爆發式增長與嚴苛的功耗邊界間取得平衡，智能穿戴/IoT設備則面臨著電池尺寸與全天候續航的雙重挑戰。新思科技E2E Power Solution的功耗優化解決方案從Architecture到GDSII，通過全流程功耗分析和系統級優化，賦能先進工藝下的低功耗設計，推動高性能芯片創新。
新思科技誠邀您參與新思科技2025 E2E Power SIG（Special Interest Group）技術峰會，與全球技術專家、頭部公司及生態伙伴共同探索低功耗設計的前沿方法學與全流程實踐，聚焦于E2E(端到端)的功耗分析、優化的前沿技術，為開發者帶來深度的技術解析和豐富的實踐經驗分享，相信您的現場參與互動也必將為此次活動增添更多的智慧火花。
活動亮點
1、全流程技術拆解
從Architecture到GDSII，深度解析Synopsys E2E Power Solution的功耗優化流程。
2、實戰案例揭秘
芯片頭部客戶的低功耗設計經驗，直擊真實場景挑戰。 ?
3、生態協同
與合作伙伴共議先進工藝下的低功耗設計趨勢。
活動議程
2025年4月10日 上海
9:30-12:00 ? 主題演講
9:30-9:50
歡迎致辭
黃宗杰
新思科技中國區應用工程執行總監
9:50~10:30
E2E Power 解決方案概述
閔婧
新思科技數字實現資深經理
10:30~11:10
UPF設計&驗證流程挑戰以及Verdi-UPFA解決方案
Charles Hsu
新思科技研發工程經理
11:10 ~ 12:00
通過動靜結合的流程提升UPF低功耗設計的驗證效率及助力驗證的完備性
陳禹潼/史迎輝
新思科技資深應用工程師
12:00-13:30 ? 午餐
13:30-17:00 ? 主題演講
13:30-14:00
關于Zebu Empower 的功耗高準確度分享
朱虹（Iris Zhu）
上海芯程大海智能科技有限公司專家工程師
14:00-14:30
RTL設計接單進行power/performance優化閉環 - RTLA+PPRTL
楊博文
阿里巴巴達摩院(北京)科技有限公司資深低功耗架構師
14:30-15:00
高能效比設計、優化、實現方案
何湘君
新思科技資深應用工程師
15:00-15:20 ? 茶歇
15:20-15:50
網表級快速精準power仿真評估
闕詩璇
上海天數智芯半導體股份有限公司專家工程師
15:50-16:20
利用Vmin分析技術獲得Signoff精度的低電壓設計
楊浩
新思科技Signoff技術支持經理
16:20-16:50
電源完整性檢查設計
倪敏璐
新思科技數字實現首席工程師
16:50-17:00
功耗討論分享環節
17:20-17:30 ?掃碼填寫調查問卷環節
參會方式
（一）時間
2025年4月10日，上午10:00 - 下午 17:30
（二）地點
上海市楊浦區惠民路10幢387號光大安石中心1號樓裙樓 新思科技5樓會議室
（三）報名方式
掃描上方二維碼立即報名
* 請于4月3日前發送以上報名表進行報名。
* 本研討會為邀請制。請務必使用公司郵箱報名。
* 本研討會為免費活動，但由于場地有限，我們將按照報名順序確定參會人員名單。若報名額滿新思科技將提前關閉報名。請您盡快報名，以免錯過此次難得的技術盛宴。
我們衷心期待您的蒞臨，共享先進的低功耗設計、優化的方法學、案例，覆蓋低功耗代碼設計、低功耗驗證，RTL level 功耗分析優化迭代，以及數字實現部分進行功耗優化的方法學，比如FC+DSO.ai的助力案例，網表級別的功耗分析等等，都是我們期待的主題，誠摯邀請您參與分享。讓我們攜手共進，共同探索集成電路設計與低功耗的新未來！
? ? ? ??
? ? ? ? ? ? ? ? ? ? ?
? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?
? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?
