----追光逐電 光引未來----
后摩爾時代，芯片性能的進一步提升面臨大面積芯片良率降低、功耗控制難、片內互連密度大以及制造成本高等難題。因此業界開始將原來多功能、高集成度的復雜So C芯片分割做成單獨的芯粒（Chiplet），再通過先進封裝工藝集成為集成芯片或微系統產品。
本文轉發北京大學的陳浪團隊發表在《電子與封裝》上的“芯粒集成工藝技術發展與挑戰”一文，對芯粒集成技術特征及模式、發展歷史、優缺點進行了梳理與闡述，同時歸納總結了芯粒集成的關鍵技術挑戰，并對未來發展進行了展望，供從業人員參考。
本文先展示文章的前半段，芯粒集成的互連工藝部分。
文章根據芯粒集成結構，講述了芯粒集成過程涉及的集中互連工藝，分為層內互連(再布線層剛)L)、層間互連(微凸點／無凸點)、跨層互連(X通孔)3種方式，下面就3種方式的關鍵制備工藝以及發展進行闡述。
芯粒集成之層內互連
芯粒之間的層內互連主要通過在各種類型的轉接板，如硅基轉接板、玻璃轉接板以及有機轉接板等進行再布線層的制備來完成。隨著芯粒集成度、功能性的提升，再布線層的線寬、互連密度也在不斷縮小。為了實現更小的線寬與線間距，業界采用大馬士革銅布線工藝來制備不同芯粒間的互連。大馬士革布線工藝流程如圖所示，其中聚合物材料由于具備更低的介電常數以及更小的損耗角正切值，能在高速信號的傳輸過程中實現更低的傳輸損耗，因此被認為是理想的布線介質層(ILD)材料之一。
下圖為比利時微電子中心(IMEC)在2021年基于聚合物材料實現的線寬為500 nm的亞微米尺寸下的再布線層及亞微米互連線的電阻測試。
芯粒集成之層間互連
芯粒的層間互連主要依靠微凸點以及無凸點2種方式來實現，不同層間互連工藝如圖所示，微凸點鍵合一般指通過電鍍工藝所制備的Cu／Sn微凸點作為連接介質，在物理壓合或熱壓方式下實現芯粒間電氣連接的鍵合方式。然而受限于光刻制備微凸點模板所帶來的微凸點特征尺寸限制，目前微凸點的直徑大都在10~50μm之間。為了實現更高的層間互連密度，無凸點鍵合即混合鍵合技術被提出，它同時利用金屬和非導電介質，在室溫沒有壓力的情況下通過表面活化和原子級接合來實現芯粒的層間連接。鍵合特征尺寸發展歷程如圖所示，通過混合鍵合，可以將層間互連的特征尺寸提升至1μm。
芯粒集成之跨層互連
X通孔(TXV)允許芯粒從一個層面直接連接到另一個層面，是不同芯粒實現跨層互連的重要媒介。芯粒的跨層互連如圖所示。以硅通孔(TSV)為例，其制備工藝過程一般包括盲孔刻蝕、絕緣層淀積、金屬填充以及背部減薄幾步，見下圖。而隨著芯粒集成密度的快速提升，TSV也在朝著更小孔徑、更高密度的方向發展，下圖為IMEC在2023年所制備的孔徑為100 m的亞微米TSV(nTsV)電鏡截面圖及其電性能。
申明：感謝原創作者的辛勤付出。本號轉載的文章均會在文中注明，若遇到版權問題請聯系我們處理。
----與智者為伍 為創新賦能----
聯系郵箱：uestcwxd@126.com
QQ：493826566
