芝能智芯出品在 2025 年的 Hot Chips 大會上，Marvell 從一個樸素的問題開始：為什么存儲才是一切的關鍵？
在今天的數據中心里，計算單元的數量和速度都在急速增長，但真正限制系統規模和效率的，卻往往是內存的帶寬與容量。
Marvell 的回答分布在內存層次的每一個環節。
◎ 從臺積電 2nm 工藝下的高密度 SRAM 開始，在相同面積內實現 17 倍于現成 IP 的帶寬密度；
◎ 接著是定制化 HBM 堆棧，通過把接口邏輯移到基片層，釋放計算芯片的空間并降低功耗；
◎ 再到內存擴展與 CXL，利用近內存加速器減少延遲，甚至把安全與壓縮能力內置其中。
方案的核心是通過定制化與結構性優化，讓內存帶寬和容量能夠與計算需求匹配。
Marvell 試圖在存儲的瓶頸處打開缺口，為日益膨脹的 AI 模型與數據中心負載提供一條更穩的路徑。
高密度 SRAM：突破物理限制
在傳統芯片設計中，SRAM 作為片上緩存的核心，承擔著為處理器和加速器提供超高帶寬的任務。
然而，隨著制程接近 2nm 節點，SRAM 單元的密度提升已逐漸停滯，成本與功耗問題日益突出。Marvell 在 Hot Chips 大會上展示的高密度定制 SRAM，正是針對這一瓶頸的直接回應。
Marvell 在臺積電 2nm 節點上的高密度 SRAM 相比業界通用 IP，帶寬密度提升了 17 倍。
這一數字并非單純來自制程演進，而是通過多方面結構性創新實現。
◎ 首先，在運行頻率方面，Marvell 即便在采用大規模 1Mbit SRAM 陣列時，仍能保持接近目標的高頻運轉。這解決了大陣列普遍存在的速度衰減問題，使得片上緩存能夠同時兼顧容量與性能。
◎ 其次，Marvell 采用了更寬的單元設計，通過宏觀維度的擴展來提高并行度，從而在相同面積下獲得更大的數據吞吐。
◎ 最后，其在單元設計上增加了更多端口，使得同一區域能夠支持更高的并發訪問。這三方面的疊加效果，構成了其所謂“17 倍帶寬密度”的基礎。
從硬件驗證結果來看，Marvell 在 N3P 工藝節點的密集 SRAM 測試顯示，實際性能甚至超出了建模預期，尤其在功耗優化和電壓下限（Vmin）控制上表現突出。
降低 Vmin 意味著 SRAM 能在更低電壓下穩定工作，這不僅直接減少了能耗，也在大規模數據中心部署時帶來了總擁有成本（TCO）的改善。
這種高密度 SRAM 的在于改變內存層次結構中的能效分布。
隨著大模型訓練和推理規模的擴大，算力往往受到內存瓶頸的拖累。如果 SRAM 能夠在面積、速度與功耗之間找到更優平衡，那么計算核心的效能才能被充分釋放。
Marvell 的方案，顯然是希望通過片上緩存的革命，為上層計算單元創造更穩定、更低功耗的運行環境。
內存優化已成為算力發展的決定性因素。Marvell 在 2nm 工藝下的突破，使其在數據中心加速器和高性能計算芯片的設計中具備了更高的話語權，同時也為未來大規模 AI 訓練所需的能效提升奠定了基礎。
定制 HBM 與 CXL
HBM 與大容量 DDR 擴展則是連接計算與數據的中樞，Marvell 選擇了一條不同于通用設計的道路，即通過定制化手段，將 HBM 與系統深度整合。
傳統 HBM 的設計，將高帶寬存儲芯片堆疊在標準基片上，與加速器通過接口相連。但這種接口占用大量片上空間，往往與計算單元爭奪硅片面積，同時帶來額外功耗。
Marvell 的思路是：保留標準 DRAM 芯片，但對其基片進行定制，使接口邏輯盡可能遷移到 HBM 堆棧內部。這不僅減少了加速器芯片上的接口面積，也顯著降低了接口功耗。
在某些情況下，Marvell 甚至利用 HBM 堆棧中的“備用區域”實現額外功能，使得存儲基片不再是被動的橋梁，而成為系統優化的一部分。
在 die-to-die 互聯方面，Marvell 借助其自研的 D2D IP，提供高達 32Gbps 的穩定傳輸能力，誤碼率低至 1E-30。
這意味著，在多芯片系統中，數據傳輸的可靠性幾乎接近理想狀態，而這對于大規模 AI 訓練至關重要，因為任何傳輸錯誤都會在梯度計算中被放大，導致訓練不穩定。
通過這種定制化的 HBM，Marvell 實現了帶寬與功耗之間更好的平衡，也為未來的“XPU”架構提供了靈活支持。
除了高帶寬內存外，大容量內存同樣是 AI 系統的剛需。HBM 的容量有限，而大型語言模型與推理服務往往需要數 TB 級的內存資源。對此，Marvell 推出了基于 CXL 協議的內存擴展設備 Structera。
提供擴展內存，還內置了 Arm Neoverse v2 CPU 核心，用于執行壓縮、加密與安全校驗等近內存加速任務。這一設計減少了通過 CPU 和 PCIe 交換機的跳轉延遲，使內存擴展更接近本地訪問的體驗。
更重要的是，它通過硬件安全模塊保障數據中心的隱私與完整性，滿足未來合規性與安全性的雙重要求。
從系統角度看，Marvell 在內存層次結構中提出了一種協同思路：片上高密度 SRAM 提供低延遲緩存，定制 HBM 負責高帶寬需求，而基于 CXL 的 DDR 擴展設備則提供大容量支持。
三者共同形成了一個優化后的多層次存儲架構，覆蓋了從納秒級緩存到毫秒級主存的全鏈條。
這種整體性策略，正是 Marvell 在大會上強調的“內存是數據中心的唯一核心”的體現。
小結
Marvell 在 2nm 高密度 SRAM 帶來的單位面積極限突破，還是定制 HBM 的接口下移，亦或是面向大模型的內存擴展與近內存加速器，背后邏輯都是一致的：只有在存儲與計算之間找到新的平衡點，整個系統的效率才能真正提升。算力的提升同時，內存的演進卻往往隱藏在工藝、接口、帶寬與功耗的細節里。
