▲ 點(diǎn)擊上方藍(lán)字關(guān)注我們，不錯(cuò)過任何一篇干貨文章！
高速串行鏈路設(shè)計(jì)的小伙伴，是不是還在為架構(gòu)探索、系統(tǒng)建模頭疼？
別一個(gè)人扛下所有啦！這場直播絕對是福音！
2025 年 12 月 25 日（周四）下午 14:00—15:30
掃碼立即報(bào)名
（預(yù)約席位，直播有獎(jiǎng)！）
在高速串行鏈路設(shè)計(jì)中，數(shù)模混合系統(tǒng)開發(fā)面臨架構(gòu)探索、系統(tǒng)建模和硬件實(shí)現(xiàn)等多重挑戰(zhàn)。作為高速串行鏈路設(shè)計(jì)從業(yè)者，那種在架構(gòu)探索中迷茫、在系統(tǒng)建模中糾結(jié)、在硬件實(shí)現(xiàn)中碰壁的滋味非常難受！
數(shù)模混合系統(tǒng)的復(fù)雜性，經(jīng)常讓完整設(shè)計(jì)流程舉步維艱。
本次研討會將介紹基于MATLAB和Simulink的完整設(shè)計(jì)解決方案，涵蓋SerDes Toolbox的系統(tǒng)建模、Mixed-Signal Blockset的混合信號仿真，以及從算法開發(fā)到HDL代碼生成的完整工作流程。通過雙求和節(jié)點(diǎn)DFE的設(shè)計(jì)案例，展示如何通過模型迭代優(yōu)化實(shí)現(xiàn)從系統(tǒng)級設(shè)計(jì)到RTL實(shí)現(xiàn)的完整流程，包括數(shù)模混合協(xié)同仿真、均衡算法優(yōu)化與系統(tǒng)驗(yàn)證，自動(dòng)生成可綜合的Verilog代碼等。
更讓人期待的是，會議將重點(diǎn)探討基于模型的設(shè)計(jì)迭代方法學(xué)，為高速串行鏈路開發(fā)提供從架構(gòu)探索到硬件實(shí)現(xiàn)的系統(tǒng)化解決方案。
趙恒 | MathWorks 中國高級應(yīng)用工程師
閆華清 | MathWorks 中國高級應(yīng)用工程師
帶上你的疑問和困惑，來直播間和我們一起交流探討，讓這套基于MATLAB和Simulink的完整設(shè)計(jì)解決方案，成為你突破開發(fā)瓶頸的強(qiáng)力助攻！
立即報(bào)名
趕緊預(yù)留好時(shí)間，我們在直播間等你！一起解鎖從架構(gòu)探索到硬件實(shí)現(xiàn)的系統(tǒng)化解決方案吧！
· END ·
掃碼添加小助手回復(fù)“進(jìn)群”
和電子工程師們面對面交流經(jīng)驗(yàn)
